Diskuzní fórum Elektro Bastlírny

Na to se používá OZ, jeden generuje pilu, za tím je komparátor a za komparátorem proudový booster. Rozepisovat se mě to teď nechce.

P.S. Až na to buzení fetu viz http://stepa.wz.cz/index.php?page=PWM

ZdenekHQ píše:Ta kombinace C4,D1 je tam k čemu? Aby to zaručeně nefungovalo ?

Odpor v gate používám univerzálních 10R, ale ten se projeví hlavně při buzení "tvrdým" budičem, i ten fet má svoje limity.

No ten kondenzátor C4 je tam asi blbost, špatně jsem si interpretoval něco ze zapojení, který postoval na začátku EKKAR. Ale ta zenerka je tam dobře jako ochrana proti překmitům, nebo ne?

U tak malé frekvence tranzistor, u větších frekvencí např. mosfet driver

Když ty dva odpory u NE555 (C555) oddělíš diodama, aby se C nabíjel z kladnýho přívodu napájení jen přes horní odpor děliče a vybíjel jen přes dolní (vybíjí se do vývodu 7), tak to půjde zhruba v rozsahu 5 - 95% "duty cycle"...

Co tato modifikace? Bude to fungovat?

Frekvence klopení upravena na cca 7Hz

Pri 10Hz sa vyprdni na tranzistorový budič. Namiesto NAND hradiel použi 6xNOT (4049)a štyrmi paralelne stačí pri tej frekvencii budiť nejakých pár ampérový mosfet či už P-Mos, ale aj N-Mos. Ohrievacie teleso(odpor) môže byť spojené(ý) s plus, alebo mínus pólom batérie, podľa typu tranzistora.

procesor píše:Pri 10Hz sa vyprdni na tranzistorový budič. Namiesto NAND hradiel použi 6xNOT (4049)a štyrmi paralelne stačí pri tej frekvencii budiť nejakých pár ampérový mosfet či už P-Mos, ale aj N-Mos. Ohrievacie teleso(odpor) môže byť spojené(ý) s plus, alebo mínus pólom batérie, podľa typu tranzistora.

Jasně, máš pravdu, ty NANDy se vlastně v tomto zapojení chovají jako NOT, takže předpokládám, že to myslíš tak, že ze dvou hradel udělám ten kmitač a za něj na jeden výstup pověsím ještě paralelně čtyři ty NOTy jako budiče přímo do gate fetu, je to tak?

Tak, tak...neviem len ako je spoľahlivý "taký" astabilný generátor. Pripojenie vstupov cez potenciometer (bežec) nevzbudzuje vo mne plnú dôveru o funkčnosti v plnom rozsahu možných podmienok.

S odřenýma ušima by šlo použít 4093. Mě se to zapojení taky nelíbí.

P.S. Na jaký napětí je ta zenerka ? Ta totiž v praxi slouží spíš jako ochrana driveru při průrazu FETu a velkém napětí, budit FET za hranicí parametrů Ugs a chránit ho pak zenerkou přece nemá žádný smysl....

a PWM s jakymkoliv MCU ti nevyhovuje? Rozsah 0-100%, plynula regulace (teda 8bitova) ...
neni to tak tezky ...
priklad s ATTINY13

Také s CD40106 (6xschmitt inv.) prípadne by šlo aj so štvoricou schmitt NAND ako písalZdenekHQ. Ten mos sa dá aj tromi budiť (malá fr.).
edit: znesie to napájanie 18 až 20V podľa výrobcu.
edit2: aj krajné polohy trimra znesie bez problémov, sériovým odporom do bežca, alebo dvomi odpormi smerom k diódam sa dá nastaviť minimum a maximum pre krajné polohy trimra.

Chlapi, to už vymejšlíte elektrárny (ross4435897 a ATTINY), já to potřebuju co nejjednodušší do malý škatulky na kabel, pár součástek, plošňák tak 3x5 cm max. Berte mě tak, že jsem spíš nezkušený bastlíř, který sice má pár výtvorů za sebou, ale má spíš základní znalosti, a to zdaleka ne o všem, proto jsem tady, navíc bastlím nárazově, tak toho mezi tím spoustu zase zapomenu.

(Zdenda) - zenerku jsem odkoukal z toho původního schématu, viz můj první příspěvek, pokud tam není potřeba, tak tam nebude, o součástku míň. Nikdy jsem s výkonovým FETem nedělal, takže nevím co vydrží, na co je náchylnej, myslel jsem že mu vadí napěťový špice, který by tam někde kvůli těm obdélníkům mohly vznikat. Taky nevím, proč mám "buzení FETu za hranicí Ugs" ... nedokážu domyslet všechny souvislosti. Prostě pomohla by mi spíš malůvka od tebe, jak bys to udělal ty do 10 součástek na malým plošňáku, než donekonečna iterovat moje schéma, který se ti nelíbí.


Pokud tvrdíte, že to 4049 nebo 40106 ubudí FET napřímo, tak to to klidně tak zkusím. Kolik dá jeden ten výstup klopáku trvale mA? Pokud jsem dobře koukal do katalogovýho listu , tak 4049 asi 12. Proto jsem tam dal ještě tranzistory, abych se dostal řádově na stovky mA do gate (pokud Zdenda mluvil o "solidních proudech" při nabíjení a vybíjení gate). To jak jsem je tam namaloval, byl pokus, pokud je tam něco blbě, přemalujte mi to, nechám si poradit.


(procesor) OK, co je tam potřeba na ty vstupy k tomu poťáku? další menší odpor do série na obě strany pro definování omezení krajních poloh? to asi nebude problém

100nF keramiku a 10µF elektrolyt na plus a mínus napájania.
Odrušenie potenciometra nerieš.

procesor píše:100nF keramiku a 10µF elektrolyt na plus a mínus napájania.
Odrušenie potenciometra nerieš.

OK, tu keramiku už tam mám (C3), elyt doplním. Díky.

Ten spínací kmitočet bych v tomto případě zvolil v řádu jednotek Hz a pak bych vůbec neřešil ztráty spínáním při buzení třeba i z jednoho výstupu CMOS.
Ta doba spínání FETu je pak jen v desítkách mikrosekund (výstup CMOS dá jednotky mA a při vstupní kapacitě FET jednotky nF jsou to uvedené desítky mikrosekund).