Diskuzní fórum Elektro Bastlírny

ale vono to funguje...ved som to skusal milion krat...

Vždyť nám tvrdíš, že to při zátěži kmitá (130V na výstupu) nebo ne?

pri zatazi nie..pri zatazi ked klesne na to hranicne napatie..ale na laboratornom zdroji bez zataze to funguje..no sak skuste sem dat ten obvod s r-s aby som aj to vyskusal

No ale o to právě jde, při zátěži, když Uaku klesne na tu hranici, to kmitá. A pokud je to vlivem toho hazardního stavu, pak pomůže jen jeho odstranění a to je jiná úprava.

masar píše:Bez diody to zavádí hysterezi i v nežádoucím směru.
Ale teď jsem si uvědomil, že to blokování při podpětí nemůže fungovat ani v tom původním zapojení, protože při log1 na vstupu IC3A je sice log1 na výstupu IC3B, ale jen v případě, že na jeho vstupu je log0. Protože však na jeho vstup jsou trvale přiváděny impulzy z generátoru, dochází k hazardnímu stavu a na výstupu IC3B jsou tyto impulzy invertovány, což způsobuje kmitání při blokování měniče. Pokud je to tak (opravte mě, jest-li se mýlím), pak nechápu, jak se to zapojení mohlo dostat do takového časopisu.

Ak je na výstupe IC3A log1 (čo je pri riadnej prevádzke, okrem podpätia a preťazenia) musí byť na výstupe IC3B vždy Log0 a nie log1.
Impulzy na vstupe 5 - IC3B nie sú hazardne, ale uvádzajú klopný obvod po každých 20ms vždy do východzieho stavu.

Edit: Sorry, už asi nevidím poriadne čítať a pletiem si vstup a výstup. Áno pri log1. na vstupe je to tak. Funkcia impulzov je taka ako som uviedol.

Bavíme sa tu asi o ničom. Je to asi normálny stav. Menič mu nekmitá, ale zareaguje mu podpäťová ochrana. Potom každých 20ms ako som písal sa obvod reaktivuje, čo vylúči zablokovanie meniča v prípade nejakých hazardných stavov ak by sa použil RS klopný obvod. Podľa mňa aj keď tranzistory možno na veľmi krátku dobu zopnú, do výstupu mu ide minimálny výkon (skoro nič).
Postavil som niekoľko kusov podobných meničov a nemal som s tým žiadný problém. Jednoducho ak zareagovala podpäťovka, zasvietila ledka, menič som vypol a akumulátor som dal nabíjať.

Chceš tím říci, že ti to "fungovalo" stejně jako Splitovi? Nezlob se na mě, ale v případě, že je na obou vstupech R-S klopného obvodu z hradel NOR současně log1, jedná se o tzv. zakázaný (hazardní) stav. To je prostě fakt. Při tomto stavu jsou na obou výstupech úrovně log0. Měnič je odblokován a jeden z tranzistorů vede celých 10ms. Tak takhle si funkci ochrany nepředstavuji. Dá se to snadno ověřit - zkratováním B-E T2.

masar píše:Chceš tím říci, že ti to "fungovalo" stejně jako Splitovi? Nezlob se na mě, ale v případě, že je na obou vstupech R-S klopného obvodu z hradel NOR současně log1, jedná se o tzv. zakázaný (hazardní) stav. To je prostě fakt. Při tomto stavu jsou na obou výstupech úrovně log0. Měnič je odblokován a jeden z tranzistorů vede celých 10ms. Tak takhle si funkci ochrany nepředstavuji. Dá se to snadno ověřit - zkratováním B-E T2.

V tomto stavu R-S neni definovano co je na vystupu. Muze tam byt cokoliv

no mozem este vyskusat dat tam diodu s mensim prechod . napatim

To rezis:

V tomto stavu R-S neni definovano co je na vystupu. Muze tam byt cokoliv

Ale nemůže. U R-S NAND je při log0 na obou vstupech(R a S) log1 na obou výstupech a u R-S NOR je při log1 na obou vstupech log0 na obou výstupech. To je snadno odvoditelné z funkce jednotlivých hradel.

Problém nastává při přechodu z R = 0, S = 0 na R = 1 a S = 1. V tomto případě není jasné do kterého stavu se klopný obvod překlopí (závisí na nesymetrii reálného obvodu).


PS: ale je fakt že jsem se nedíval na vaše schéma. Takže nevím jestli tento stav muže nastat.

Ano, přesně tak (pro R-S NAND) u NOR je to přesně naopak, ale k tomuto stavu ve zmíněném zapojení ochrany nedochází. Tam dochází ke změně ze stavu 1-1 na 1-0 a 1-0 na 1-1.

Neviem čo ty považuješ za hazardný stav, ale stav 0 - 0 na vstupe klopného obvodu z hradiel NAND a stav 1 - 1 na vstupoch klopneho obvodu z NOR hradiel ja nepovažujem za hazardný. Na oboch výstupoch bude log 1 , resp. log 0 v druhom prípade. Za hazardný považujem taký stav, že nevieš garantovať čo bude na výstupoch. V tomto prípade je to jednoznačný stav.
U tohto meniča v prípade preťaženia bude počas krátkeho impulzu cca 0,2ms na oboch výstupoch log0, ale v okamžiku odznenia tohto impulzu sa klopný obvod uvedie do jednoznačne definovaného stavu: log0 na ICC3A a log1 na ICC3B, takže žiadny hazardný stav. Súčasne sú tým blokované obidva tranzistory minimálne počas 20ms. K žiadnemu zopnutiu tranzistora na 10ms nedôjde. Potom sa to znovu všetko zopakuje. Čo je na tom hazardného? K žiadnemu spínaniu výkonových tranzistorov nemôže dochádzať.

Stav 1-1 se slovem "hazardní" nebo "zakázaný" pouze označuje. proto jsem použil i já tento termín, aby bylo jasné o co jde. Jinak je to stav, při kterém RS klopný obvod přestává plnit svoji funkci tím, že Q=Qnon, což jak snad uznáš, není atributem klopného obvodu. V tomto stavu hradlo ICC3B pracuje jako pouhý invertor který odblokuje jeden z tranzistorů na dobu danou časovou konstantou R10C6. Je to sice velmi krátká doba, to uznávám, ale po tuto dobu může jeden z tranzistorů vést (konkrétně je to přes IC3D tranzistor T6). Otázkou zůstává, lze-li takto navržený obvod považovat za korektní řešení. Osobně si myslím, že ne a použil bych raději vylepšený RS klopný obvod bez hazardních stavů.
To samozřejmě nic nemění na možnosti doplnění obvodu IC3A-T2 o hysterezi, která odstraní rušivé projevy při poklesu napětí akumulátoru do blízkosti hranice 8,2V.
Jinak se vzdávám další argumentace v neprospěch tohoto měniče. Doufám, že to oceníš.

Nechcem už ďalej rozoberať koncepciu tohoto meniča, ani ho obhajovať, pretože nie som jeho autorom, aj keď som ich zopár postavil, iba preto že som narýchlo potreboval vyrobiť pár kusov a nebol čas niečo iné vymýšľať. Určite sa mu dá veľa veci vytknúť. Osobne mi najviac vadí jeho nízka účinnosť.
Čo sa týka podpäťovej ochrany, skôr by som sa prihovoril za hystereziu, ako za RS klopný obvod. Použil by som však asi nejaký komparátor.