Diskuzní fórum Elektro Bastlírny

Je znám výpočet přípustných časů periodické změny stavu MOSFET.
Jak ale určit přípustnou délku přechodu občasného otevření či zavření?
Dokážu určit simulací celkovou ztrátovou energii při "pomalém" otevření, ale jak určit, zda to struktura uchladí nebo se už upeče?
Postup výpočtu pro setrvalý spínací režim je daný a jasný. Ale pro popsaný případ?

Například vybraný MOSFET (ron=1mR) s dostatečným chlazením má občas sepnout na 2 sekundy 30V 30A (do 1 Ohm). Cgs = 1,6nF.
Snese otevření ze zdroje proudu 8V 47uA z VISHAY optočlenu?
Vede to na čas otevření myslím kolem 5ms (v simulaci).
Energie ztrátového tepla je 30Vx30A/4x0,005s = 1,125J a špičkový výkon 225W a pak po sepnutí má každou sekundu uchladit 30A²x0,001Ω=0,9J. To je srovnatelné a asi vpohodě.
Jaký otvírací čas už by ohrožoval max teplotu čipu?
SOA diagram je předpokládam pro ustálený stav periodického spínání...

Úvaha je to zajímavá, dle mého názoru ubírající se vcelku správným směrem. Co se jednorázového děje narozdíl od opakovaného týká, rozdíl je v určité tepelné kapacitě struktury spínacího prvku, kterou lze využít pro uložení části energie. Tepelná kapacita ale nebude moc veliká a proto bych prvek proti ustálenému spínání hleděl příliš nepřetěžovat.

Zjistíš to jednoduše. Pohledem na grafík SOA. Pokud máš běžný spínací mosfet uvedených parametrů, tak ti můžu říct i bez počítání z hlavy, že je to s fotovoltaickým gate driverem bez šance.

1. Pokud spínáš DC a můžeš spínat zátěž vůči zemi, použij běžný low side driver, nebo tranzistorový budič.
2. 30A jedním tranzistorem je docela dost. Kromě odporu kanálu je tam i odpor vývodů, pájeného spoje, plošného spoje.
3. K výpočtu oteplení čipu během pulzu se používá přechodová tepelná impedance, její graf je v datasheetu.
4. Těch 5ms mi pro 1,6nF, 8V a 47uA nějak nevychází. Pro spínací ztráty u občasného spínání zátěže tě navíc kapacita Cgs nezajímá, podstatný je Qgs a Qgd.

martinkopp píše:Pokud máš běžný spínací mosfet uvedených parametrů, tak ti můžu říct i bez počítání z hlavy, že je to s fotovoltaickým gate driverem bez šance.

To bych tak kategoricky netvrdil. "Běžný" MOSFET bude mít "ztrátový" Q cca 15nC, "ztrátová" doba sepnutí cca 300uS - to mají SOA kolem 1-2kW.

V zamýšlené aplikaci je to high side a galvanicky oddělené od řídicích signálů. Bod 1 tedy nelze použít.
Ano, Ten čas vychází kratší. Dohledal jsem teď tento MOSFET. Už má v grafu 4 Transient thermal impedance i pro single puls, což myslím před 3-4 lety nebývalo.