Diskuzní fórum Elektro Bastlírny

Som zvedavý, či sa niekto náhodou nestretol s podobným problémom, prípadne či by bolo možné aspoň teoreticky vysvetliť jeho príčinu - most, čo je na obrázku, pracuje na iba 50Hz, naprázdno alebo pri čisto odporovej záťaži, sú na jeho výstupe impulzy správneho tvaru, také ako idú z riadiaceho IO, ale pokiaľ sa pripojí hlavne nejaká kapacitná záťaž, impulzy začnú všelijako skákať, merák napätia začne ukazovať neustále sa meniace nezmysly, na osciloskope je vidno všelijako sa deformujúce impulzy, vôbec nezodpovedajúce tým, čo posiela riadiaci IO, dokonca aj jeho impulzy už neboli úplne správne, ale boli trochu ovplyvňované tým blbnutím samotných FETov, trvalo mi to pár dní, no nijako som nemohol prísť na to, čo sa tam deje, stále to vyzeralo akoby sa tam niečo napäťovo prerážalo alebo čo, vymenil som aj fety, aj odpojil ochranné 400V transily, či náhodou niektorý z nich nemá znížené prierazné napätie a neovplyvňuje spínanie FETov, stále nič, nakoniec, na moje obrovské prekvapenie - celé to blbnutie spôsobujú tie 18V transily na Gčkach FETov, kvôli nim to celé blblo a zopár FETov aj odpálilo, ale nechápem ako, vyzerá to skôr na napäťový prieraz ako prúdový, ten je nepravdepodobný, jedine že by nejako vznikol veľký priečny prúd, ale tie FETy znesú až 20A, tak veru neviem, kde by sa taký prúd nabral zo zdroja 300V, jedine že by kondíky vyrobili dostatočný impulz schopný zničiť FET, ťažko povedať. Nevedel by niekto aspoň teoreticky vysvetliť vplyv tých transilov na funkciu FETov ? Ovládané sú 12V na gate-och, takže tie transily by mali byť zatvorené, maximálne by mali orezať špičky, kapacitu majú 4-násobne menšiu ako samotné FETy na vstupe, takže si ani teoreticky neviem vysvetliť ich zlý vplyv, myslel som že FETy ochránia, nakoniec ich zopár odišlo práve kvôli nim, nakoniec som ich úplne odstránil a ponechal iba tie 400V, tie dokázateľne nič neovplyvňujú a aspoň čiastočne chránia FETy pred napäťovým prierazom, bez nich pri testovaní odišli FETy podstatne skôr...Čo vy na to

Kapacitní zátež je co, to jako že na výstup toho mostu připojíš kondík?

To je téměř čistá kapacitní zátěž? Jaké to má cos(fí)?

Áno, ak iba malý kondík, ktorý tam na výstupe väčšinou býva, napríklad 100nF, tak digitálny merák už ukazoval kraviny, bolo počuť akoby slabé prskanie alebo taký nejaký zvuk, no na osciloskope to ešte stále vyzeralo v poriadku. Ked sa pripojila záťaž ako napríklad PC zdroj, kde sú na vstupe veľké kondíky, tam už to aj na osciloskope skákalo a nedalo sa prakticky nič vyčítať, na výstupe bolo všetko možné len nie to čo tam malo byť, skôr to asi bolo kvôli kondíkom vo vstupnom filtri, nie tým 200V elytom za usmerňovačom, ktovie, no s PC zdrojom to blblo úplne najhoršie, aj ked nebol zaťažený a mal iba minimálny odber, teraz bez tých 18V transilov to ide perfektne, žiadny náznak blbnutia, s indukčnou záťažou to nerobilo, preto som najskôr tie transily absolútne neupodozrieval, vyzeralo to na nejaké prierazy kvôli prúdovým špičkám pri kapacitnej záťaži, ale teraz po tomto zistení som z toho totálny jeleň, hrozne rád by som vedel čo to mohlo spôsobovať

Co generuje ty řídící impulzy, je to tl494 nebo něco podobné, resp. je mezi impulzem do jedné a druhé větve mezera?

Áno, generuje ich SG3525, čo je podobný tomu TL-ku, ale je vhodnejší, medzi pulzami sú veľké medzery, preto som sa s tým toľko natrápil, najskôr som myslel, že by to mohla spôsobovať nestabilita v spätnej väzbe, no to som nakoniec rýchlo vylúčil jej odpojením, a priamym nastavením napätia na výstupe chybového operáku, ktoré priamo určuje duty cycle na výstupoch, potom som špekuloval, či nie sú hrany impulzov príliš strmé, kondíkmi som FETy spomaľoval až do okamihu, kedy sa začal objavovať priečny prúd, ale ani to nepomohlo, až ked som si nevedel rady tak som odpojil tie 18V transily s vedomím, že to samozrejme nemá logicky ako pomôcť, ale už nič iné tam byť nemohlo, a čuduj sa svete, signál ako z učebnice, viac žiadny problém, teraz môžem PC zdroj zapínať vypínať x-krát rýchlo po sebe, aj nezaťažený, aj po dlhšom odpojení s vybitými kondíkmi, a je to v poriadku - žiadne blbnutie ani na meráku, ani na osciloskope...čo tam tie transily mohli spôsobovať

Akurát som si všimol, že som to trochu na tom obrázku poplietol, tie riadiace impulzy neotvárajú dvojicu FETov na rovnakej strane, to by asi dlho nefungovalo jasnačka otvárajú ich do uhlopriečky, klasický H-most

já bych si tipnul, že se při jedné polaritě nabije C téměř na 300V, pak se polarita otočí, tak, že se napětí ze zdroje sečte s napětím na C, což dá dohromady cca 600V, pokud se jedna strana otevře dříve než druhá, tak toto napětí otevře transil, přes který se C vybíjí.

PeteBurns píše:Áno, ak iba malý kondík, ktorý tam na výstupe väčšinou býva, napríklad 100nF

Kde tam bývá? Nikdy jsem neviděla na výstupu napěťového střídače kondík. Ty tranzistory tě musí zbožňovat, už je vidím, jak radostně poskakují po desce a rozhazují nožičky do všech stran. Vždyť je s tím kondíkem spínáš prakticky do zkratu, tak se ničemu nediv.

Přesně tak, jak píše Andrea, čistě kapacitní zátěž je vlastně zkrat, proto, že se energie v 1. čtvrtperiodě akumuluje v C (který se nabíjí přes malé odpory - odpor D-S, odpor přívodních vodičů, odpor zdroje H mostu a ztrátový odpor samotného C...) v 2. čtvrtperiodě se zase přes ty samé R vybíjí, ve 3. a 4. per. je to stejné až na polaritu jako v 1. a 2. Co se týče filtračních C ve sw. zdrojích, tak ty se vůči zdroji uplatní jako kapacita pouze při nabíjení a při větších změnách zátěže, protože jsou za usměrňovačem.

Ved práve, s kondíkom na výstupe by tie prúdové nárazy mohli FETom vadiť, otázka ale stále zostáva, čo s tým majú tie transily na vstupoch FETov Prečo to bez nich ide bezchybne a s nimi to komplet celé zblbne? Je nejaké teoretické vysvetlenie, ako môže napätie medzi D-S alebo prúd D-S ovplyvňovať napätie na Gate? Alebo majú transily ešte nejaké zvláštne vlastnosti okrem prierazu? Použil som jednosmerné transily. Ved v priepustnom smere by to mal byť normálny prechod P-N, v závernom by sa mal preraziť ako zenerka, či nie? Viem len že sú veľmi rýchle, tak tam bude nejaký rozdiel v konštrukcii oproti zenerke, tú som tam neskúšal dávať, ale obyčajne sa odporúča ju zapojiť voči G-S a nemalo by to spôsobovať takéto problémy

PeteBurns píše:Je nejaké teoretické vysvetlenie, ako môže napätie medzi D-S alebo prúd D-S ovplyvňovať napätie na Gate?

No jéje, vždyť většina problémů při spínání MOSFETů je způsobená vlivem Id a Uds na Ugs, podívej se na náhradní schéma MOSFETu. A při sepnutí do zkratu to ovlivnění bude značné.

Jsou ty problémy stejné u fetů v horní polovině jako u těch v dolní polovině mostu? Jsou ty transily oboustrané?

Zmije píše:Přesně tak, jak píše Andrea, čistě kapacitní zátěž je vlastně zkrat, proto, že se energie v 1. čtvrtperiodě akumuluje v C (který se nabíjí přes malé odpory - odpor D-S, odpor přívodních vodičů, odpor zdroje H mostu a ztrátový odpor samotného C...) v 2. čtvrtperiodě se zase přes ty samé R vybíjí, ve 3. a 4. per. je to stejné až na polaritu jako v 1. a 2. Co se týče filtračních C ve sw. zdrojích, tak ty se vůči zdroji uplatní jako kapacita pouze při nabíjení a při větších změnách zátěže, protože jsou za usměrňovačem.

A co kondenzátor ve vstupním filtru u PC zdroje? Pokud se podíváš na schéma zdroje, tak na vstupu bývá kond. cca 100-220nF. Pokud ho připojím na výše uvedený H-můstek, tak je proud přes ten kond. také omezen jen odporem kabelu, termistoru(v PC zdroji,několik Ohm) a vnitřním odporem zdroje pro H-můstek.
Já jsem jednou opravoval UPS, a tam byl průběh pro ten můstek řešen tak, že oba spodní tranzistory vedly po dobu 11ms,horní jen 9ms, takže průběh byl +300V-0V--300V-- definovaný průchod nulou.
Při řízení pomocí SG3525 jsou všechny tranzistory po dobu "mezery" uzavřeny a napětí na kapacitní zátěži klesá jen podle připojené zátěže.

Stan3 píše:A co kondenzátor ve vstupním filtru u PC zdroje? Pokud se podíváš na schéma zdroje, tak na vstupu bývá kond. cca 100-220nF. Pokud ho připojím na výše uvedený H-můstek, tak je proud přes ten kond. také omezen jen odporem kabelu, termistoru(v PC zdroji,několik Ohm) a vnitřním odporem zdroje pro H-můstek.

Nepomotalo se ti to nějak? Tady se řeší kapacitní zátěž na výstupu H-můstku nikoliv na jeho vstupu, tak proč do toho motáš filtr na vstupu PC zdroje?