Diskuzní fórum Elektro Bastlírny

Zdravím.
Dělám seminární práci asynchronní čítač v kódu BCD vpřed z klopných obvodů D. Ale ať dělám, co dělám, simulace v programu Deeds mi nefunguje správně. Vždy mi to třeba dva řádky v pravdivostní tabulce přeskočí. Podle mě musí být chyba právě už v pravdivostní tabulce. Ten čítač má navíc jak asynchronní, tak synchronní část a to jsme ve škole nebrali. Navíc jsem týden chyběl kvůli nemoci. Ptal jsem se na to např. spolužáků, ale nikdo mi jednoznačně neporadil. Takže jestli tu bude někdo tak ochotný a najde mi tam chybu...
Díky

V příloze je:
1. pravdivostní tabulka. Tečky značí přechod a zakroužkované značí odkud se ta hrana bude brát. V tom je podle mě někde chyba. Nejspíš mi uniká nějaké pravidlo.
2. schéma v Deeds
3. pdf kde je pravdivostní tabulka, tabulky přechodů, Karnaughovy mapy

Stiahni si datasheet od CMOS 4518/4520 ked uz to budes mat pozri si aj rozdieli medzi IO

Zapoj to třeba takhle:

koukni tady http://telefon.unas.cz/e/index.htm

telefon píše:koukni tady...

Hlásí mi to zavirovanou stránku.

Díky za odpovědi

jezevec píše:

telefon píše:koukni tady...

Hlásí mi to zavirovanou stránku.

Mě taky

Mne nie, ale aj tak tam nič nie je použiteľné. Takže už ho mám doma

K obvodu... Po stave 9 sa nahadzuje 2. To je potrebné zabrániť.

Sorry, ale ta stránka je hrozná prasečina, samej rám a tabulka, aby se v tom prase vyznalo (a ještě navíc je to plný bordelu z WYSIWYG FrontPejč).
Hledal jsem něco podezřelýho v kódu, většinou to jde totiž zablokovat AdBlockem, jenže je to nepřehledný bludiště.

EDIT: Tak ono je evidentně chycený http://i.wz.cz, ale nic závadnýho tam nevidím, teda až na kilotuny reklam, na který stejně nikdo nekliká.

procesor píše:Mne nie, ale aj tak tam nič nie je použiteľné. Takže už ho mám doma

K obvodu... Po stave 9 sa nahadzuje 2. To je potrebné zabrániť.

Díky za odpověď. Přesně něco takového potřebuji. Ale po úpravě to funguje stejně jako můj původní obvod. První cyklus je v pořádku, v dalším cyklu se to napojí z 9. na 2. řádek. Doufám že jsem teda obkreslil ten obvod dobře.

Přikládám dvě simulace v Deeds. Jedna původní, ta další po úpravě.

Byl bych rád kdyby se to vyřešilo. Ani né kvůli seminárce, ale abych věděl kde dělám chybu. Díky za rady

Tak za invertor a vstup AND zaraď 100 Ω rezistor a na vstup AND-u daj 1000pF kondenzátor (pridá to cca 70ns oneskorenie).
Ak má ten simulátor nasimulované reálne hradlá a KO s reálnymi oneskoreniami, malo by to stačiť.

Ten stav 9 prechádza-oneskoruje sa tromi hradlami, kým sa dostane na D vstup "KO2". Možno je to málo a daný typ KO potrebuje dlhšie pridržanie na vstupe D po nábežnej hodinovej hrany.

Tu je fungujúci čítač.
V tom návrhu vyššie nie je stav 9, ale stav 8.
Stav 9 sa musel dekódovať iným NAND radlom.

Tak jsem si stáhl ten program pro simulaci a zde je schéma pro čítač 0-9(změna stavu - se sestupnou hranou signálu, pro změnu s náběžnou hranou je nutné přidat invertor na vstup).

Když dojde ke změně ze stavu 1001 --> 1010, na výstupu NAND bude log. 0 a tím dojde k resetu všech KO-D.

No na niektoré aplikácie je to O.K.
Obecne je to neprijateľné riešenie, lebo na výstupoch sa ten stav 1010 objaví zákonite.

Díky moc všem za pomoc!