Čtení Wiegand osmibitem
Napsal: 24 říj 2016, 21:41
Zdravím 
Rád bych se zde poradil a slyšel vaše názory na softwarovou emulaci přijímače sběrnice Wiegand realizovaného nějakým běžným mikrokontrolérem (např. Atmegou 8 ). Prakticky jde o pár řádků kódu a připojení sběrnice přes dvojici GPIO, v podstatě triviální věc. Jsou takto realizována i různá řešení na internetu (například zde: http://zps-electronics.com/eng/docs/wie ... eader_avr/ ). Třeba podle tohoto zdroje: http://www.dhservis.cz/dalsi_1/wiegand.htm se ale zákmit symbolizující bit řádově docela blíží taktu běžných kontrolérů. Začínám být tedy na vážkách, jak by se to celé chovalo, kdyby ve firmwaru byly ještě další drobnosti (třeba že by mohlo přijít přerušení od přijatého bytu na UARTu), které by mohly procesor na nějaký čas zaměstnat. V ideálním případě bych navíc potřeboval naslouchat z více čteček, řekněme z osmi. Tak nevím, jestli už je pozdě večer a já se v těch strojových časech přepočítávám a hledám problém v tom, v čem vůbec není, anebo jak je možné, že to frčí (Jak spolehlivě - dá se to nasadit v reálu? ) třeba lidem na Arduinu, které je v podstatě také pomalý osmibit a v projektech bývá navíc zasekáno obsluhou spoustou dalších čistě softwarově řešených funkcionalit... Napadá vás nějaké efektivnější řešení?
Rád bych se zde poradil a slyšel vaše názory na softwarovou emulaci přijímače sběrnice Wiegand realizovaného nějakým běžným mikrokontrolérem (např. Atmegou 8 ). Prakticky jde o pár řádků kódu a připojení sběrnice přes dvojici GPIO, v podstatě triviální věc. Jsou takto realizována i různá řešení na internetu (například zde: http://zps-electronics.com/eng/docs/wie ... eader_avr/ ). Třeba podle tohoto zdroje: http://www.dhservis.cz/dalsi_1/wiegand.htm se ale zákmit symbolizující bit řádově docela blíží taktu běžných kontrolérů. Začínám být tedy na vážkách, jak by se to celé chovalo, kdyby ve firmwaru byly ještě další drobnosti (třeba že by mohlo přijít přerušení od přijatého bytu na UARTu), které by mohly procesor na nějaký čas zaměstnat. V ideálním případě bych navíc potřeboval naslouchat z více čteček, řekněme z osmi. Tak nevím, jestli už je pozdě večer a já se v těch strojových časech přepočítávám a hledám problém v tom, v čem vůbec není, anebo jak je možné, že to frčí (Jak spolehlivě - dá se to nasadit v reálu? ) třeba lidem na Arduinu, které je v podstatě také pomalý osmibit a v projektech bývá navíc zasekáno obsluhou spoustou dalších čistě softwarově řešených funkcionalit... Napadá vás nějaké efektivnější řešení?
). Otázka je, zdali se 5us pulz dá s taktem třeba 16MHz takto spolehlivě zachytit. Přemýšlím, jestli má cenu pouštět se do konstrukcí ala všech 12 vodičů připojených ke GPIO a zároveň přes hradlo AND na společné přerušení. V přerušení pak rozlišovat, který z vodičů přerušení vyvolal - to je druhé řešení, co mě napadlo.