UC3843 slope compensation

Zpráva

voitano · #1 Příspěvek od **voitano** » 29 říj 2021, 10:45

Snad to patří tady. Pochopil někdo tuto funkci obvodu? Mi to nějak uniká, zatím jsem jen vyčet , že to nějak pomáhá při provozu nad 50% střídy. Ale jak? Co to dělá s a bez toho tranzistoru?

bdn · #2 Příspěvek od **bdn** » 29 říj 2021, 13:51

No představ si, že na výstupu UC3843 máš připojený MOSFET, kde na D je cívka (transformátor) a na S je "Rsense" rezistor.
Pokud se spíná MOSFET, ten má nějakou kapacitu mezi G a S a první co se objeví na "Rsense" je úzký impuls, který nechceme.
Proto je tam R2 a C jako RC filtr.
1/ jakmile proud cívkou roste, naroste i napětí na "Rsense" a C a tím UC3843 ukončí cyklus nabíjení G a jde do vybíjení.
Toto je "current-mode control".

2/ pokud se tam přidá ten tranzistor a R1, tak navíc se "přičte" na C příspěvek z oscilátoru.
DLE DS:
8.3.9 Slope Compensation
A fraction of the oscillator ramp can be summed resistively with the current-sense signal to provide slope
compensation for converters requiring duty cycles over 50% (see Figure 21). Note that capacitor CCSF forms a
filter with RCSF to suppress the leading-edge switch spikes

https://www.ti.com/lit/ds/symlink/uc3843.pdf

#3 Příspěvek od **EKKAR** » 29 říj 2021, 14:04

Neboli jestli to dobře chápu, ten venkovní tranzistor omezuje negativní vliv připojený indukčnosti na vnitřní spínací MOSFET v integráči?

voitano · #4 Příspěvek od **voitano** » 29 říj 2021, 15:58

BDN: Dík za odpověď , ale to co jste napsal zevrubně znám, mě uniká přesný mechanismus funkce toho T a R1. Našel jsem to v servisním manuálu svářečky , https://elektrotanya.com/telwin_tecnica ... nload.html kde to ani neřídí výkonový obvod, budí to pouze budící trafko pro igbt.

A vzhledem k zapojení svářečky jako propustný jednočinný zdroj je vyloučen provoz nad 50% (je tam 3845) tak právě netuším proč to tam je, když se to doporučuje až nad 50%. Nebo to možná pomáhá i níže. Má to nějak stabilizovat regulační smyčku, kdy se na 50 % mohou objevovat oscilace

lesana87 · #5 Příspěvek od **lesana87** » 29 říj 2021, 18:13

Ta nestabilita souvisí s tím, že se reguluje od špičkové hodnoty proudu, ne od střední. Při střídě pod 50% má regulace tendenci chybu v regulovaném proudu tlumit, ale při střídě nad 50% ta chyba naopak postupně narůstá, takže je regulace nestabilní. Kompenzuje se to tím, že požadovaná hodnota proudu není konstantní, ale během cyklu se snižuje, je to taková pila. Prakticky se to obvykle realizuje obráceně, požadovaná hodnota proudu je konstanta a ta pila (to je to slope compensation) se přičte k měřené hodnotě proudu. Je to jednodušší, dá se k tomu využít pila z oscilátoru měniče, jen se posílí tím tranzistorem, aby se oscilátor neovlivňoval.
Tady máš pdfko, ve kterém je to vysvětlené a jsou tam hezké obrázky, jak se mění chyba regulovaného proudu ΔI při střídě pod 50%, nad 50%, bez a s kompenzací sklonu.
https://www.ti.com/lit/an/slua101/slua101.pdf
Proč tu kompenzaci použili i u měniče, který nad 50% neběhá? Ona zlepšuje chování měniče i pod 50% střídy, jakoby "přepočítává" špičkovou hodnotu proudu (od té se reálně reguluje) na střední hodnotu, se kterou ta current mode regulace funguje nejlépe. To je v tom PDF také zmíněné.

bdn · #6 Příspěvek od **bdn** » 29 říj 2021, 19:41

Zkusil jsem to nacakat do simulátoru
1/ Viz. obr. níže. UC pracuje v "current-mode control". Tj. tON záleží na proudu cívkou.
Proud cívkou při tON roste jako "pila1", V5-fialová, jakmile dosáhne 1V, UC se překlopí a na výstupu je 0 (tOFF).

2/ tranzistor Q1 funguje jako emitorový sledovač, tj. napětí na E roste, V6-hnědá, podobně jak oscilátor RT/CT (OSC), V1-zelená. Řekněme "pila2"
Pokud by se sečetly příspěvky "pila1" + "pila2" dohromady, tak by UC už nepracoval v čistě "current-mode control" módu. tON se zkrátí a tOFF se prodlouží.

3/ mrkni do DS na straně 21. Figure 24. Open-Loop Laboratory Test Fixture.
Zde je vidět, že se tON a tOFF řídí "napěťově", nezávisle na stavu výstupu.

4/ schéma tvého invertoru jsem nestudoval. Tipnul bych si, že tam jde o zajištění minimálního tOFF času.