Instalace Windows 95 na i486

[Habesan]

To máme 21 kanálů.
A jestli se ty tři analogové dají používat jako digitální, tak celkem 24 kanálů.

FPGA-based hračky vyjdou teda docela draho

Proto jsem nejprve navrhoval samotnou FT601, stojí jen pár stovek a má 32 kanálů.
S plošňáčky už je ta cena horší, musel by se udělat vlastní, třeba podle toho Cola.

[RayeR]

Ten FT601 za 250Kc by sel no, je na to nekde hotovej nakej OpenHW design? Chci do konce pristiho tejdne poslat batch desek do JLCPCB (dokud maj slevu), tak bych to moh prihodit, pokud by byly Gerbry, ale celej design od nuly bych asi nestih. Nak sem nic nenasel, jen nake slozitejsi kramy, ktere tam cpou k FTcku zas nake jeble FGPA/CPLD.
edit:
Apon sem nasel symbol a futral
https://www.snapeda.com/parts/FT601Q-B- ... view-part/
Tak mozna za vecer bych sprskal neco hrozneho s nezbytnym minimem soucastek okolo...

Akorat teda nejak nevidim v libsigrock zadnou podporu pro FT60x, delat k tomu este vlastni FW a SW by byl nasobne veci voser jak HW...
Taky si uplne nejsem jistej z toho datasheetu, jesi to podporuje asynchronni vzorkovani tech datovej pinu jen tak, ono je k tomu jeste rada ridicich signalu, ktery ted nevim jesi je treba generovat.

[Habesan]

O žádném OpenHW pro FT601 bohužel nevím...

možná za večer bych sprskal něco hrozného

Pak by bylo nejpohodlnější vzít ten CoLA, vyhodit to FPGA a prostě natahat cesty mezi jeho výstupy a 32 z jeho vstupů.

Předpokládám, že by to byly signály A0 až A32 z konektoru P3.
Vstupní obvody by mohly zůstat nezměněné, jen by se nepotřebné součástky neosadili.

Máš nějaký SW, který by uměl importovat a editovat Gerber ?

[RayeR]

No zasadni otazka je, jesli to muze vubec bez toho FPGA fungovat. Kdyby tam bylo jen na oddeleni signalu, tak tam daj par nakych 74xxx bufferu, ale ono tam mas radu dalsich signalu, ktere je asi treba generovat, viz kapitola
4.3 245 Synchronous FIFO mode Protocols
mozna by mohlo stacit nastavit trvale OE#=0, WR#=1, RD#=0, BE3:0=1, no spis to potrebuje nakou hranu, aby to precetlo data, tak privest vydeleny CLK na RD# a pripadne OE#, takze by tam este musela bej naka programovatelna delicka pro nastaveni sample frekvence (stacil by naky binarni citac 2^n). Ale bez sw podpory je to cele nahouby...

[Habesan]

Na druhou stranu, když si odmyslíš zbytek desky, tak z té části s FT601 ti vznikne pěkná destička na pokusy s FT601.
(Samozřejmě bude vhodné vyvést si řídící signály na plošky, na které se dá něco připájet.)

[RayeR]

Tak sem pres noc spatlal naky zakladni zapojeni FT601Q podle datasheetu, akorat sem vsechny data a ridici signaly vytahal na header, aby se s tim dalo pracovat lip jak s holym svabem, ale porad mam neprijemne tuseni, ze bude este treba naky ten CPLD-FPGA frontenend. No az nekdy bude chvile, tak si ten cip zkusim osahat. Jinak reknu vam teda, ze ten USB-C konektor je teda pekna sracka z pohledu routovani, jak to ma ty 2 rady pinu, ja se na to vys.ral a USB 3.0 zapojil jen na tu jednu polovinu...
Neskla sem to este stih naposilat do JLC, takze mam jednu 4-vrstvou desku za 2$ (vesel sem se do 5x5cm . Akorat me teda namich Paypal, z nakeho neznameho duvodu najednou neslo zaplatit mou kartou, kterou sem nekdy pred pul rokem pres paypal normalne platil, zustatek, limity vsecko OK, kartou platim na Aliku bez problemu, ale paymrd proste rekl ne (kartu sem i zkousel odebrat a pridat, zadal potvrzovaci kod z banky a stejne nic)...

Kdyby to FT601 nahodou nekdo objednaval nebo moh prihodit k jine objednavce, tak bych mel zajem, muzu pak podarovat desticku.

[RayeR]

Tak IOCS16# dekoder jsem zapajel a funguje dobre (s tim Transcend SSD)
http://rayer.g6.cz/hardware/retropc2.htm#IOCS16DEC_PCB

FT601 desticku mam rozpajenou, svaba este nemam...

[Habesan]

Musím přiznat, že se v dohledné době nechystám k nákupu ve Farnellu ani jiném obchodě, kde mají FT601.

Ale pokud bys mohl nabídnout kompletní sadu destička + všechny součástky, tak bych jednu koupil.

[RayeR]

Ja uz mam 1 objednany s usb-c konektorem, tak uvidim, co to bude delat...

[RayeR]

Jo a jeste navic na tom plosnaku mam nestandardne zapojeny ty USB 3.0 SS pary, protoze na tomhle picackym konektoru nejde normalnim zpusobem vyroutovat tu vnitrni radu: https://ibb.co/44RW93k
Takze sem to vyvedl jen z vnejsi rady, takze mam zapojene pary TX1 a RX2 (ma byt spravne TX1 a RX1), coz se standarnim kabelem nebude chodit. Budu si muset zbastlit nestandarni kablik, asi vzit USB C to C, prestrihnout napul a pripajet na nej pajeci kabelovou koncovku USB A.

[RayeR]

Tak sem osadil 1 pokusnou desticku FT601 (druha upravena verze), pajet ten 2-rady USB-C konektor je teda vejmrt, napred se mi nake piny nepripajely a musel sem to sundat a znovu... Zatim sem to stejne testoval jen na USB 2.0, nemam USB C 3.0 kabel. V linuxu se to nadetekuje, ale demo appka nic necte, holt se asi musi nak cvicit s tema RD#, WR#, OE#, BE....

[lesana87]

Bez toho FPGA je ti to asi na dvě věci. Těma řídicíma pinama musíš cvičit dost svižně synchronně s 66 / 100 MHz hodinama, což nějakým MCU ani běžnou TTL/CMOS logikou určitě nezvládneš.

[RayeR]

No, doufal jsem, ze by mohlo stacit ty piny nastavit nejak staticky, prip. na CLK vystup ci pres nakych par hradel (za cenu ze prijdu o flow control s moznou ztratou dat). Takly to ma nake 2 rezimy datovych protokolu... Mam suplicek plny ruznych FPGA a CPLD cipu, takze mozna bude motivace se s nima konecne naucit pracovat

[lesana87]

Trochu se obávám, že zjistíš, že ty CPLD/FPGA ze šuplíčku už jsou "mrtvé", respektive sw na jejich programování je mrtvý. Také mám schovaných pár programovatelných breberek, ale současný sw už je nepodporuje a na ten starý už zase není licence.
Ale třeba by šlo posílat ta data s CLK/4, tj. 4 po sobě ta samá data. Jenže s tím si asi neporadí sw do PC, který k tomu je, má to nějaký protokol a ten se tak nejspíš nedodrží. Ale třeba tě podceňuju a ty si s prstem v nose napíšeš vlastní sw.

[RayeR]

SW a IDE sem se zatim nak nezabejval, mam akorat nekde asi 15let starou medikovanou verzi xilinx ISE, to by mohlo nake starsi cipy umet...

Co se tyce toho ovladaciho sw od FTDI,.tak pro linux dodavaj nakou zkompilovanou libku (*.so) bez srcu (vlastni driver k tomu kodit nehodlam a k tomu par demo zdrojaku kde se vola napr. naka funkce typu getdata, ktere predas pointer na pocet pozadovanych slov nebo bytu a ona tam vrati kolik bylo skutecne precteno. No a me to vrati vzdy 0 snad pro vsechny staticke.kombinace tech RD/WR/OE, s BE sem este nic nezkousel...

No uznavam ze sem si to predstavoval trochu jednodusejc a datasheet si poradne neprecet...