Elektronické počítadlo k ruční vrtačce pro vinutí induktorů
Moderátor: Moderátoři
Mým snem je 8080 postavená z TTL ale tak aby co nejvíce odpovídalo to TTL zapojení vlastnímu čipu, krásný popis vnitřních pochodů v 8080 je v Sdělovací Technice 1981.
Když jsem si ještě na průmce chtěl postavit čítač (měřidlo kmitočtu), měl jsem nějaké čítače, asi 74192, a pak hradla TTL vymontovaná z bulharského sálového počítače. Tenkrát jsem dekodér pro sedmisegmentovky postavil z hradel a proto jen jeden. Vlastně už nevím, jestli jsem měl i multiplexory a těmi jsem to pak přepínal. Napadá mě zpětně, že u 74192 se to dalo řešit i bez nich tak, že by se pro zobrazení paralelním loadem postupně přesouvaly jednotlivé řády do jediné pozice, ale tak jsem to určitě neměl. Nebo použít jediný čítač a pro jednotlivé řády měnit dobu čítání. Ani tak jsem to určitě neměl. Jen mi ten dekodér připomněly ty hodiny s tolika obvody. Když nad tím teď tedy uvažuji a vzpomínám, připadá mi, že mi chyběly zkušenosti inspirující k nápadům.
Intel 8080 je MOS a jeho logika je dynamická. Nezkoumal jsem to. Představuji si, že logická úroveň není v jednotlivých vnitřních proměnných trvale udržována zpětnou vazbou, ale převážně parazitními kapacitami. Říkám si proto, jestli je stavba co nejvěrnějšího modelu z TTL adekvátní. Nebyla by stavebnice CMOS 4000 při napájení 15 V dostatečně rychlá pro realizaci dynamického modelu 8080 na 2 MHz? Jen nápad. Netuším to.
Ale jak koukám níže, je to konstrukce plná vzácného materiálu a je v ní opravdu spousta práce. Asi by tedy světu stačila existence jediného originálu.
Vidím v textu, že se nevyplatilo požívat AND-OR-INVERT. Nevyplatilo se to jen v počtu pouzder, nebo i v příkonu? Je to rozšířené hradlo NAND, má tedy celkově jen o málo větší příkon a skoro stejnou rychlost (o tu tady jistě nejde), ale větší logickou "sílu", když realizuje dva stupně kaskády hradel v jediné sdružené.
Ty hodiny mně budí do rachoty, a co vím tak jsou jediné. Až na desky čítače a dekodérů displeje jde o jdnostrané DPS. DPS stáli dost a výrobce už není nebo spíše už nevyrábí DPS. Celá ta konstrukce je více či méně ze šuplíkových zásob … v té bedně od banánů co mám větší část TTL IO, ani nebylo poznat, že je tam o 325 IO méně. Při osazení standardní TTL logikou si to řekne o 2A pro LS či ALS to je to něco kolem 0.5A a pro S je to něco kolem 4A.
Mám dost MH74S201 abych složil něco kolem 36KB RAM … při 32KB by to chtělo zdroj tak 150-180A … doba vybavení je 65ns … v zalohovatelném RAM disku u SAPI-1 mám 4MB v osmi SRAM s dobou vybavení 55ns …
Stavění velkých pamětí z TTL mi připadá stylově přinejmenším sporné. Sám už roky přemýšlím o konstrukcích s feritovými a ultrazvukovými pamětmi. Feritové jsou samozřejmě omezující svou pomalostí a nedá se do nich proto přímo překlopit třeba můj počítač Kyber4. Ultrazvukové 64 us jsou fajn pro generování TV výstupu ve znakovém režimu právě ke kompenzaci pomalosti těch feritových. Jiná věc je, jestli je stylové použít sofistikované a celkem moderní zpožďovačky PAL s poměrně velkým datovým tokem (malým rozmazáním v impulsní charakteristice).
ECL je krásná logika. Já se na ní ve větší míře teprve chystám Mám v hlavě konstrukci respondoskopu, zařízení generujícího budicí impulsy a vzorkující odezvu postupně s vysokým časovým rozlišením. Představuji si postupnou aproximaci jednotlivých vzorků čítáním, porovnáváním v rychlém vzorkovacím komparátoru a uložením celého úseku odezvy v ultrazvukových zpožďovačkách 128 us určených pro eliminaci dropoutů ve VCR. Mám na to připravenou dvojici krystalů s navzájem pomalu klouzajícími fázemi výstupů oscilátorů. S takovým zařízením bych nemusel jen hádat, co se děje na propojeních vstupů a výstupů.
Ano, těch 15 V je limit, který by se zvolil pro maximální rychlost bez ohledu na spotřebu. U modelu 8080 bych si, pokud by to nebylo kousíček pod požadovanou rychlostí, představoval spíš 12 V. Ta rychlost silně závisí na napájecím napětí na dolním konci. Uvádí se od 5 V a u doporučené dolní meze 3 V katalogy o rychlosti mlčí. (dodatečně opraveno)
Ona by ta rodina 4000 mohla být trochu rychlejší, nebýt bufferovaných vstupů a výstupů, kdyby vnější spoje neměly velkou kapacitu, ale zjevně v tomto ohledu nebyl požadavek na rychlost na prvním místě.
Doplněno:
Dívám se teď na rychlost čítačů 4040 a případně 4020 třeba při napájení 5 V, 25 ℃, resp. na maximální ještě zaručenou hodinovou frekvenci na vstupu, a u CD4040 Fairchild May 2007, (c) 1987, vidím 1,5 MHz, Ti (c) 2003 a jiní 3,5 MHz (Tesla MHB4020 3 MHz), Philips HEF4040 10 MHz (HEF4020 5 MHz). Předpokládal jsem, že se vlastnosti za ty desítky let zlepšovaly, a zjevně to u jednotlivých výrobců a typů katalogy zachytily různě. Takže pokud by na tom v nějaké aplikaci záleželo, musí se použít odpovídající katalog. Říkám si, že rychlejší možná neznamená vždy lepší v obecném smyslu. Může to znamenat vyšší hustotu integrace na menším čipu a/nebo třeba větší elektrické namáhání izolačních vrstev.