Nedávno jsem postavil a zveřejnil digitální počítadlo k navíjení induktorů vrtačkou.
http://www.ebastlirna.cz/modules.php?na ... sc&start=0
Ležel mi teď v hlavě potenciální problém hypoteticky možných oscilací klopného obvodu, zejména pokud je sestaven z bufferovaných hradel (CMOS 4011B). Ale ani u nebufferovaných hradel (4011UB) bych si nebyl jistý, že se při nějakém stupni limitace nemůže fázový posuv v otevřené smyčce rovnat 2∏. Kmity, ať už rychle tlumené, nebo hypoteticky i trvalé, by bylo možno vybudit souběhem asynchronních vstupních signálů, který by vyvolal na nastavovacím vstupu klopného obvodu nevhodně krátký impuls. Googloval jsem trochu a našel jsem na to téma cosi vágního, ale ten problém zjevně není jen mou fantazií. Nenašel jsem lepší řešení, než příliš krátký impuls v poslední verzi schématu odfiltrovat RC článkem na každém vstupu klopného obvodu a ty sestavit z hradel 4093 se Shmittovými klopnými obvody na vstupech. Možná existují nějaké hotové klopné obvody odolné proti tomuto jevu vhodným návrhem vnitřního zapojení integrovaného obvodu. Nevšiml jsem si, že by se to u nějakých uvádělo. Neví o tom někdo něco?
Problém dynamického hazardu v teorii a praxi
Moderátor: Moderátoři
To, co tu popisujete, připomíná jev zvaný metastabilita. Při překročení výrobcem daných časových mezí (délka impulsu, předstih, přesah) se klopný obvod nemůže rozhodnout, na kterou "stranu" spadnout. Na výstupu pak může být abnormálně pomalá odezva nebo odezva kolísající kolem rozhodovací úrovně. Neslyšel jsem, že by kmity byly trvalé. Pravděpodobnost, že klopný obvod bude v metastabilní stavu, klesá exponenciálně s dobou od podnětu na vstupech.
Tímto jevem trpí úplně všechny klopné obvody, jen časové měřítko se mění s technologií. Buďto zajistíme korektní pracovní podmínky (synchronní obvody), nebo následující obvody musí na chvíli "zavřít oči" po změně a počkat, až metastabilita odezní s nějakou přijatelnou pravděpodobností. To dělá např. obvod zvaný synchronizér, což jsou dva hranové klopné obvody v kaskádě a na společných hodinách. "Zavřené oči" jsou pak po dobu periody hodin.
U asynchronních obvodů bude ochrana obecně o dost náročnější.
Tímto jevem trpí úplně všechny klopné obvody, jen časové měřítko se mění s technologií. Buďto zajistíme korektní pracovní podmínky (synchronní obvody), nebo následující obvody musí na chvíli "zavřít oči" po změně a počkat, až metastabilita odezní s nějakou přijatelnou pravděpodobností. To dělá např. obvod zvaný synchronizér, což jsou dva hranové klopné obvody v kaskádě a na společných hodinách. "Zavřené oči" jsou pak po dobu periody hodin.
U asynchronních obvodů bude ochrana obecně o dost náročnější.
Díky za cennou reakci. Připadá mi, že se týká jiného, i když vzdáleně příbuzného jevu, který mi také trochu straší v hlavě, když zkoumám hypoteticky možná selhání asynchronních systémů. On je tak jako tak přechod od asynchronních vstupů do synchronního systému také přes nějaké klopné obvody, kterých se oba jevy mohou týkat.
Metastabilitu zmíněnou v reakci chápu jako vývoj vnitřního stavu, který je na počátku z nějakých důvodů (jak je naznačeno) víceméně přesně na rozhodovací úrovni a nějaká počáteční odchylka nebo šum se zpětnou vazbou zesiluje s dynamikou danou konkrétní realizací, výstupní průběh je v mezích linearity exponenciální.
Já jsem měl na mysli opravdu oscilace. I na jediné bufferované hradlo CMOS (a v náznaku také na hradlo TTL) lze pohlížet jako na zpožďovací vedení, kterým může ze vstupu na výstup putovat vlna. Pokud se přes další hradlo přivede zpět na vstup, může cirkulovat a je věcí realizace, jestli a za jak dlouho se jedničky či nuly zkrátí natolik, že vymizí. Na klopný obvod ze dvojice nebufferovaných hradel CMOS lze pohlížet jako na zpětnovazební zařízení, které by možná pro malý signál mohlo dosáhnout v otevřené smyčce posuv 2∏ při zesílení jednotkovém, nebo spíš posuvu, který by se při nějaké úrovni limitace (zde je zesílení řekněme jednotkové z podstaty věci) rovnal právě 2∏. Nevím, jestli je to možné, a to i v závislosti na kapacitách připojených navíc ke spojovacím bodům obou hradel opatřených uvnitř integrovaného obvodu ochrannými sériovými odpory. Podle konkrétní realizace nevím, jestli by limitace nemohla stabilizovat stejnosměrnou složku signálu tak, že by oscilace trvaly. Nepromýšlel jsem to a i krátké oscilace by mohly vyvolat poruchový jev v systému.
Pokud pominu možnost, že by použití nebufferovaných hradel jev vyloučilo (což nevím a v katalozích jsem k tomu nenašel podklady), řešením je zabránit přivedení příliš krátkého nastavovacího impulsu na vstup. Pokud nastavovací úroveň vytrvá, dokud na druhý vstup hradla nepřijde zpětnou vazbou tatáž úroveň (míněno u bufferovaného hradla na vstup té části, která realizuje logickou funkci), k rozkmitání nedojde.
Speciálním případem je klopný obvod na způsob Schmittova. V něm je rychlost kladné zpětné vazby ve vztahu k zesílení (a k fázovému posuvu při zesílení jednotkovém) taková, že přinejmenším třeba u realizace jako TTL 7414 bych si s jeho vnitřními oscilacemi nedělal starosti. Tam je dominantní kapacita kolektoru vstupního tranzistoru, zpětná vazba dalším tranzistorem z kolektoru do emitoru vstupního tranzistoru je velmi rychlá a na fázovém posuvu se moc nepodepíše. Čímž je zpětná vazba uzavřena a je spolehlivě kladná. U CMOS je to složitější, ale věřím, že výrobci vědí, co dělají.
Ten konkrétní příklad a jeho řešení v mém počítadle v odkazu je na třetí stránce toho vlákna a týká se vstupních signálů ze dvoufázového polohového senzoru. Tyto signály samy o sobě vstupují do klopných obvodů jako bezproblémové, ale pokud změnu stavu ihned následuje signál power down (PDN) po vypnutí napájení, která signál na vstupu klopného obvodu ukončí, hypoteticky by mohla nastat porucha. Je to velmi nepravděpodobné, ale v původní verzi to nepovažuji za vyloučené. V kompletně přepracované verzi schématu Coil Winder Digital Counter v2 to řeším těmi Schmittovými klopnými obvody za včleněnými filtry. Částečně jsem tam přesunul i funkci filtru ze vstupních ochranných obvodů počítadla.
Moje postupně získávané představy o používání CMOS 4000 se tím posunují k potřebnosti prvků se Schmittovými obvody na vstupech.
Metastabilitu zmíněnou v reakci chápu jako vývoj vnitřního stavu, který je na počátku z nějakých důvodů (jak je naznačeno) víceméně přesně na rozhodovací úrovni a nějaká počáteční odchylka nebo šum se zpětnou vazbou zesiluje s dynamikou danou konkrétní realizací, výstupní průběh je v mezích linearity exponenciální.
Já jsem měl na mysli opravdu oscilace. I na jediné bufferované hradlo CMOS (a v náznaku také na hradlo TTL) lze pohlížet jako na zpožďovací vedení, kterým může ze vstupu na výstup putovat vlna. Pokud se přes další hradlo přivede zpět na vstup, může cirkulovat a je věcí realizace, jestli a za jak dlouho se jedničky či nuly zkrátí natolik, že vymizí. Na klopný obvod ze dvojice nebufferovaných hradel CMOS lze pohlížet jako na zpětnovazební zařízení, které by možná pro malý signál mohlo dosáhnout v otevřené smyčce posuv 2∏ při zesílení jednotkovém, nebo spíš posuvu, který by se při nějaké úrovni limitace (zde je zesílení řekněme jednotkové z podstaty věci) rovnal právě 2∏. Nevím, jestli je to možné, a to i v závislosti na kapacitách připojených navíc ke spojovacím bodům obou hradel opatřených uvnitř integrovaného obvodu ochrannými sériovými odpory. Podle konkrétní realizace nevím, jestli by limitace nemohla stabilizovat stejnosměrnou složku signálu tak, že by oscilace trvaly. Nepromýšlel jsem to a i krátké oscilace by mohly vyvolat poruchový jev v systému.
Pokud pominu možnost, že by použití nebufferovaných hradel jev vyloučilo (což nevím a v katalozích jsem k tomu nenašel podklady), řešením je zabránit přivedení příliš krátkého nastavovacího impulsu na vstup. Pokud nastavovací úroveň vytrvá, dokud na druhý vstup hradla nepřijde zpětnou vazbou tatáž úroveň (míněno u bufferovaného hradla na vstup té části, která realizuje logickou funkci), k rozkmitání nedojde.
Speciálním případem je klopný obvod na způsob Schmittova. V něm je rychlost kladné zpětné vazby ve vztahu k zesílení (a k fázovému posuvu při zesílení jednotkovém) taková, že přinejmenším třeba u realizace jako TTL 7414 bych si s jeho vnitřními oscilacemi nedělal starosti. Tam je dominantní kapacita kolektoru vstupního tranzistoru, zpětná vazba dalším tranzistorem z kolektoru do emitoru vstupního tranzistoru je velmi rychlá a na fázovém posuvu se moc nepodepíše. Čímž je zpětná vazba uzavřena a je spolehlivě kladná. U CMOS je to složitější, ale věřím, že výrobci vědí, co dělají.
Ten konkrétní příklad a jeho řešení v mém počítadle v odkazu je na třetí stránce toho vlákna a týká se vstupních signálů ze dvoufázového polohového senzoru. Tyto signály samy o sobě vstupují do klopných obvodů jako bezproblémové, ale pokud změnu stavu ihned následuje signál power down (PDN) po vypnutí napájení, která signál na vstupu klopného obvodu ukončí, hypoteticky by mohla nastat porucha. Je to velmi nepravděpodobné, ale v původní verzi to nepovažuji za vyloučené. V kompletně přepracované verzi schématu Coil Winder Digital Counter v2 to řeším těmi Schmittovými klopnými obvody za včleněnými filtry. Částečně jsem tam přesunul i funkci filtru ze vstupních ochranných obvodů počítadla.
Moje postupně získávané představy o používání CMOS 4000 se tím posunují k potřebnosti prvků se Schmittovými obvody na vstupech.
Je to výstřední téma k přemýšlení, které se mi občas připomene, ale když jsou dnes mnohé úlohy automaticky řešeny užitím mikrořadičů, ta možnost selhání přenosem metastabilního nebo oscilujícího stavu přes vstupní obvody by se hypoteticky mohla týkat i jich. Navíc může být nedefinováno hodinovými signály, v jakém okamžiku případně zapisovat do předřazených klopných obvodů, aby byl stav na vstupu mikrořadiče v rozhodujícím okamžiku ustálený a jednoznačný. Zároveň jsem se nikdy nesetkal s informací, že by k takovým selháním docházelo. Mikrořadiče se používají jednoduše, třeba i bez nějakých složitých úvah o funkci jejich hardware a v naplněném očekávání bezvadné funkce. Říkám si, že u součástek MOS navržených pro dynamickou funkci vlastně klopné obvody ani na příslušných místech nemusejí být. Na "paměťové" kapacitě se oscilace neuchovají, i když nějaký neurčitý stav ano. Ty dynamické návrhy logiky v MOS jsou ale spíše připomínkou starých časů.
No, pokud máš obvod, náš logický, představen jako zpožďovací linka ze zesilovačem, ať už bufferovaným nebo ne, tak víš už z teorie, že máš problém defakto neřešitelný. Zvláště pokud jde o asynchronní systém se zpětnými vazbami. Než řešit problematiku stability všech možných stavů je rozumnější přejít na technologii umožňující používat hradla na vyšší frekvenci (u toho CMOS třeba 74LVCxx nebo bipolární emitorově vázanou logiku). Když chceš být sicher, tak jdi do synchronního řešení.
Už mi došlo, jaký trvale kmitající systém máte na mysli - kruhový oscilátor. Ten se opravdu používá https://en.wikipedia.org/wiki/Ring_oscillator. Počet invertorů musí být lichý, tedy se dvěma bufferovanými invertory to kmitat nebude, kromě toho jejich koncové stupně jsou větší a krátké pulsy z předchozích stupňů by mohly odfiltrovat. Pět UB invertorů už by bylo lepší. To všechno ale není konfigurace z původní otázky, že.
h-honza: Ne, kruhový oscilátor s lichým počtem invertorů tady samozřejmě není. Ostatně mým cílem není postavit oscilátor, ale omezit počet stavů bistabilního klopného obvodu na stabilní dva. Vyloučit stav oscilující a stav metastabilní, když už byl také zmíněn. Oscilující stav je něco, co by si pamětníci mohli představit jako smyčku magnetofonového pásku. Můžeme na ni nahrát jeden nebo druhý tón, pokud záznam toho kterého tónu udržíme po dobu průchodu celé smyčky. Nebo můžeme do kontinuálního záznamu jednoho tónu novým záznamem jen ťupnout kousek toho druhého tónu a pak se bude cyklovat sekvence dvou tónů. Podobně do té smyčky dvou bufferovaných hradel můžeme nastavovacím vstupem jen ťupnout opačný stav, než tam předtím trvale byl. Nejspíš se během nejvýš několika cyklů jeden nebo druhý stav smrskne v čase a zmizí, převládne ten druhý. I tak to může vyvolat poruchový stav zařízení. A třeba se tam to cyklování z nějakého důvodu udrží, dokud ho někdo nepřepíše nastavovacím vstupem. Rozdíl mezi hradlem bufferovaným a nebufferovaným je asi jako rozdíl mezi krátkou a dlouhou smyčkou ve vztahu k délce vlny zaznamenaného tónu, pokud se úporně držím toho nedokonalého příměru s páskem. Pokud budu přesnější, tak na bufferovaném hradle může vzniknout dejme tomu trojnásobný fázový posuv oproti nebufferovanému. Pokud u nebufferovaného můžeme vyslovit naději, že možný fázpvý posuv dvojice hradel za sebou nebude dostatečný pro realizaci cyklující sekvence jedničky a nuly, tak u bufferovaného si můžeme být víceméně jisti, že k tomu bude dostatečný. Jsem si vědom, že psát o fázovém posuvu u nelineárného systému není korektní, nestojí to na zavedené teorii. Lze si ale představit třeba první harmonickou v nějakém hypotetickém lineárním ekvivalentu takové smyčky v takovém stavu. Mimochodem - proč není ring-oscillator tvořen jediným invertorem? Mohl by být, kdyby to byl bufferovaný invertor. Jde právě o potřebný fázový posuv v uzavřené smyčce. Invertor udělá posuv ∏ a zajistí vhodný pracovní bod pro stabilní oscilace. Další ∏ do celkové potřebné sumy musí zajistit zpoždění na několika reálných hradlech. Jediné hradlo by k tomu stačit nemuselo. Asi by takový posuv mělo při příliš vysoké frekvenci a tedy malém zesílení.
Co jsem vygoogloval na to téma je zde:
https://www.realdigital.org/doc/8ee36c2 ... 363c4f1df4
Tam ale uvažují jiný způsob vybuzení oscilace. To není tak podstatné.
Zmiňujete možnost, že koncový stupeň odfiltruje nechtěný rychlý "šum" z předchozích stupňů, Možné to je. Třeba. Opět, výrobce součástky se k tomu nevyjadřuje.
Já jsem ve schématu přijal jako kompromis předpoklad, že pokud se například jedničky na vstupech bufferovaného hradla NOR v čase překrývají jen na úrovni sumy zpoždění několika jiných hradel, u kterých ovšem minimální zpoždění není v katalogu vůbec uvedeno a může tak být blízké nulovému, na výstupu toho NOR neblikne jednička, přestože zpoždění vstupních invertorů před samotným logickým členem jistě není shodné a může být situaci nepříznivé. A to ani nemluvím o vnitřním zapojení MC14025B, jak jej v katalogu uvádí Motorola. Tajně chovám naději, že už to samotné hradlo NOR cestou od logického členu na výstup obvodu případné bliknutí jedničky odfiltruje, pokud jedničky na vstupech hradla o sebe v čase aspoň škrtnou. V katalogu se to ale nepíše. Jen si myslím, že by výrobce sám od sebe mohl chápat jako prospěšné mít takovou ambici a pokusit se jí dostát, aniž by se o tom rozepisoval. Ne, spoléhat se na to nelze. Lze se dívat na typická zpoždění hradel, závislá na výrobci a někdy neaktualizovaná s vývojem technologie během mnoha desítek let. Lze pak doufat a věřit. Nebo si někde sehnat 4025UB. Psáno s nadsázkou, protože i nebufferované hradlo má vstupy vyvedeny ven přes ochranné odpory.
Cust: Tentokrát s Tebou nebudu souhlasit. Předně, jde o nelineární zesilovač, resp. o zesilovač obvykle v limitaci. To zpožďovací vedení proto může existovat i ve stabilním stavu a je to pro něj předpokládaná, obvyklá situace. Stav vedení lze nastavit jako stabilní dostatečně dlouhým impulsem na nastavovacím vstupu klopného obvodu. Jde jen o to nějak zajistit, aby ten impuls nebyl příliš krátký. Řešení problému existuje i pro nějak propojené a navzájem asynchronní vstupy a je přijatelně jednoduché, viz poslední verze schématu počítadla. Jen se neobešlo bez RC filtrů a Schmittovských hradel 4093. Problém je v podstatě stejný pro rychlá i pro pomalá hradla. Rozdíl je právě v počtu stupňů tvořících zpětnovazební smyčku, ale jak opakuji, ani u nebufferovaných hradel nepředpokládám úplné vyloučení hypotetického problému. Cesta od asynchronních vstupů do synchronního řešení je přes klopné obvody, což problém v principu neřeší, ale posunuje na rozhraní mezi asynchronní vstupy a synchronní řešení. Hypoteticky se oscilující stav může přes rozhraní přenést a nakazit celý systém uvnitř. Neuvažuji zde pravděpodobnost takové události, ale možnost samu.
Schmittův klopný obvod v principu opět neřeší problém metastability, ale posouvá ho do podstatně kratšího časového měřítka. Realisticky vzato, pokud nakonec přijmeme pravděpodobnost selhámí jako malé nutné zlo, tak to je dobré, resp. mnohdy asi nejlepší možné řešení.
Co jsem vygoogloval na to téma je zde:
https://www.realdigital.org/doc/8ee36c2 ... 363c4f1df4
Tam ale uvažují jiný způsob vybuzení oscilace. To není tak podstatné.
Zmiňujete možnost, že koncový stupeň odfiltruje nechtěný rychlý "šum" z předchozích stupňů, Možné to je. Třeba. Opět, výrobce součástky se k tomu nevyjadřuje.
Já jsem ve schématu přijal jako kompromis předpoklad, že pokud se například jedničky na vstupech bufferovaného hradla NOR v čase překrývají jen na úrovni sumy zpoždění několika jiných hradel, u kterých ovšem minimální zpoždění není v katalogu vůbec uvedeno a může tak být blízké nulovému, na výstupu toho NOR neblikne jednička, přestože zpoždění vstupních invertorů před samotným logickým členem jistě není shodné a může být situaci nepříznivé. A to ani nemluvím o vnitřním zapojení MC14025B, jak jej v katalogu uvádí Motorola. Tajně chovám naději, že už to samotné hradlo NOR cestou od logického členu na výstup obvodu případné bliknutí jedničky odfiltruje, pokud jedničky na vstupech hradla o sebe v čase aspoň škrtnou. V katalogu se to ale nepíše. Jen si myslím, že by výrobce sám od sebe mohl chápat jako prospěšné mít takovou ambici a pokusit se jí dostát, aniž by se o tom rozepisoval. Ne, spoléhat se na to nelze. Lze se dívat na typická zpoždění hradel, závislá na výrobci a někdy neaktualizovaná s vývojem technologie během mnoha desítek let. Lze pak doufat a věřit. Nebo si někde sehnat 4025UB. Psáno s nadsázkou, protože i nebufferované hradlo má vstupy vyvedeny ven přes ochranné odpory.
Cust: Tentokrát s Tebou nebudu souhlasit. Předně, jde o nelineární zesilovač, resp. o zesilovač obvykle v limitaci. To zpožďovací vedení proto může existovat i ve stabilním stavu a je to pro něj předpokládaná, obvyklá situace. Stav vedení lze nastavit jako stabilní dostatečně dlouhým impulsem na nastavovacím vstupu klopného obvodu. Jde jen o to nějak zajistit, aby ten impuls nebyl příliš krátký. Řešení problému existuje i pro nějak propojené a navzájem asynchronní vstupy a je přijatelně jednoduché, viz poslední verze schématu počítadla. Jen se neobešlo bez RC filtrů a Schmittovských hradel 4093. Problém je v podstatě stejný pro rychlá i pro pomalá hradla. Rozdíl je právě v počtu stupňů tvořících zpětnovazební smyčku, ale jak opakuji, ani u nebufferovaných hradel nepředpokládám úplné vyloučení hypotetického problému. Cesta od asynchronních vstupů do synchronního řešení je přes klopné obvody, což problém v principu neřeší, ale posunuje na rozhraní mezi asynchronní vstupy a synchronní řešení. Hypoteticky se oscilující stav může přes rozhraní přenést a nakazit celý systém uvnitř. Neuvažuji zde pravděpodobnost takové události, ale možnost samu.
Schmittův klopný obvod v principu opět neřeší problém metastability, ale posouvá ho do podstatně kratšího časového měřítka. Realisticky vzato, pokud nakonec přijmeme pravděpodobnost selhámí jako malé nutné zlo, tak to je dobré, resp. mnohdy asi nejlepší možné řešení.
Jako další příměr se nabízí dynamický posuvný registr MOS, neinvertovaně zavazbený. U toho pomiňme metastabilitu. Dejme tomu, že by měl jediný stupeň. Pak bychom na něj asi ani nepohlíželi jako na posuvný registr, ale to není podstatné. Má zaručeně jen dva stavy, jedničku a nulu. Pokud bude mít dva stupně, už se do souboru možností přidá třetí, oscilující stav. S dalšími stupni vzniká široké spektrum možných cyklujících sekvencí. V tomto příměru odpovídá jednomu stupni posuvného registru fázový posuv ∏ ve smyčce z hradel. Ta simulace z vygooglovaného odkazu výše modeluje něco takového a s takovým výsledkem. Ring oscillator by správně fungoval s jedním negovaně zavazbeným stupněm posuvného registru nebo se dvěma. Takto se ostatně dají dělat děličky dvěma nebo čtyřmi. Se třemi stupni už by mohl kmitat ve více módech a tedy by nefungoval správně resp. spolehlivě. Takto to v podstatě platí i pro jeho realizaci z hradel.
Cust: No dobře, ale kam dál? Problém bude pak v jiném časovém měřítku stejný, tj. i stejně pravděpodobný. Totiž, pokud by se to týkalo celé sestavy obvodů. Ale ano, rozumím. Pokud je nějaké rozdělení hustoty pravděpodobnosti délky impulsu na vstupu klopného obvodu v dané úloze, pak rychlejší obvody obsáhnou menší objem v tom rozdělení a tedy celkově menší pravděpodobnost, že nastane oscilující stav a s ním selhání. To ano. Ale je to lineární závislost. Nic moc. Napadá mě ještě, že jsi to možná myslel tak, že z předchozího pomalého hradla se do rychlého klopného obvodu nedostane dost krátký impuls, aby ho rozkmital. To je možné. Je to pak asi na úrovni toho mého řešení s RC filtry na vstupech, jen bez Schmittových klopných obvodů v nich.
Použít na vstupu součástku se Schmittovým KO nebo klopné obvody ve vstupním rozhraní k zamezení metastabilility a vybrat oproti ostatním součástkám, hodinovým periodám atd. rychlejší technologii by smysl dávalo, kdyby se o problému metastability v tom řešení uvažovalo jako o reálně zajímavém. Ano, neurčitý stav mizí po exponenciále. U oscilujícího stavu to tak být nemusí.
Ale ano, rozumím tomu přístupu k řešení. Pokud ještě něco rychlejšího existuje, nepřinese to jiné problémy atd. Je to řešení typu hrubou silou.
Použít na vstupu součástku se Schmittovým KO nebo klopné obvody ve vstupním rozhraní k zamezení metastabilility a vybrat oproti ostatním součástkám, hodinovým periodám atd. rychlejší technologii by smysl dávalo, kdyby se o problému metastability v tom řešení uvažovalo jako o reálně zajímavém. Ano, neurčitý stav mizí po exponenciále. U oscilujícího stavu to tak být nemusí.
Ale ano, rozumím tomu přístupu k řešení. Pokud ještě něco rychlejšího existuje, nepřinese to jiné problémy atd. Je to řešení typu hrubou silou.