generator hodin pro dig. osciloskop

Zpráva

vojtas · #1 Příspěvek od **vojtas** » 23 dub 2008, 01:45

Zdravim...nevite o nejakym zapojeni prip. obvodu, pro generovani hodin. signalu pro dig. osciloskop (resp. AD prevodnik) ?

Potreboval bych generovat hodin. signal o frekvenci:
80, 40, 20, 10, 5, 1 MHz,
500, 200, 100, 50, 20, 10, 5, 2, 1 KHz
500, 200, 100, 50, 20, 10, 5, 2, 1 Hz

Ovladani nejlepe digitalne: on/off, prepnuti na nekterou z predeslych frekvenci.

Atlan · #2 Příspěvek od **Atlan** » 23 dub 2008, 21:27

Xilinx, altea, a ine

Najednoduchsie to je programovatelnou logikou....

vojtas · #3 Příspěvek od **vojtas** » 24 dub 2008, 15:59

Takze je potreba generator 80MHz a programovatelnou logikou se frekvence vydeli nebo se to resi jinak ?

S programovatelnou logikou bohuzel zatim zadny zkusenosti nemam. Nemam ani programator, kterym bych obvod naprogramoval natoz vyvojove prostredi. Je tezky se to naucit / postavit programator / vytvorit program ?

#4 Příspěvek od **stepa** » 24 dub 2008, 19:32

to vojtas: nejvetsi problem vidim v cene...FPGA,CPLD,atp. jsou celkem drahy. Vyvojove prostredi je od Xilinxu zdarma(ISEWebPack). Programovani VHDL/Verilog(podle toho co chces) je celkem jednoduche...asi jako kazde jine programovani :wink:

ad generovani hodin: CPLD chodi okolo 200MHz, takze muzes jit vyse, nez 80MHz. Je to presne tak jak pises, 80Mhz prozenes delickou/delickami a mas vystupu kolik chces, pak to pres MUX muzes prepojovat na I/O piny. Zalezi jestli se ti to financne a casove vyplati.

vojtas · #5 Příspěvek od **vojtas** » 25 dub 2008, 10:19

Nasel jsem clanek o CPLD.
http://www.stud.fit.vutbr.cz/~xvasic11/cl.cpld/

Cena 65kc, programator jednoduchy, pouzdro PLCC44 (moznost patice). Tohle by celkem slo. V jazyku VHDL se jeste ztracim, ale snad bych se to naucil rychle. Jen nevim jestli bude ten obvod dostatecny.

Gen.80MHz: Nemate schema, popis? Asi to nebude tak jednoduche, ze vezmu krystal 80MHz a nejakou 74ku. Doma mam akorat TCXO 40MHz s cmos 3.3V vystupem.

p4ul · #6 Příspěvek od **p4ul** » 25 dub 2008, 11:05

Tohle mě taky zajímá. Vypadá to, že to nebude tak těžké. Já generuju různé frekvence pomocí PIC. Ale víc než 20MHz nebo 40MHz u dsPIC z toho nedostanu. Navíc to asi není moc přesné (málo strmé hrany, velký jitter).

#7 Příspěvek od **stepa** » 25 dub 2008, 11:36

to vojtas: nevim kdes vzal 65Kc...jediny xc9572xl maji za 220Kc, na pajeni to bude chtit trochu praxe.
http://gme.cz/cz/index.php?page=product&detail=954-033

Tohle CPLDcko co maji v GESu by snad mohlo stacit...chodi do 100MHz,(staci se podivat do datasheetu, ze?).

Nikdy jsem z toho takove frekvence nedoloval, tak ani nevim, jestli to bude fungovat. Vic ti nereknu, musel bys laborovat. Nevim, jak to bude s teploti stabilitou kmitoctu, na tak vysokych frekvencich.

To si opravdu myslis ze z 74HC dostanes 80MHz??? To mas periodu 12,5ns a 74HC ma jenom zpozdeni nabezne/sestupne hrany 7-20ns! Navic to je teplotne zavisle! :roll:

Pro zajemce prednasky Doc. Hazdry, prednasky teorie, cvika prakticke navrhy:
http://micro.feld.cvut.cz/home/hazdra/x/aboutme.htm

Andrea · #8 Příspěvek od **Andrea** » 25 dub 2008, 13:09

Na tak velké frekvence se používají FPGA nebo CPLD které mají vevnitř fázový závěs. Pak stačí krystal třeba 20MHz a fázovým závěsem si to vynásobit třeba na 250MHz. Mají ho například Cyclony od Altery ale ty nejsou za 100ku a jen tak je nezapájíš (když se ti je podaří sehnat).

vojtas · #9 Příspěvek od **vojtas** » 28 dub 2008, 10:42

Dikes za prispevky.
Cenu ma uvedenu autor na strance o CPLD. V GMe je CPLD fakticky za 220Kc

Mozna by to slo Atmelem a tim fazovym zavesem znasobit frekvenci. To je dobry napad. Muzete me doporucit konkretni obvod, ktery nasobi frekvenci a co znamena jitter?

Atlan · #10 Příspěvek od **Atlan** » 28 dub 2008, 12:51

3,3V CPLD su lacnesjsie tj tych 65 kacek

5V tusim ze uz je ukoncena vyroba neviem.... vyzera to blkede a bude hrosie vid 2,5-2,7 v LOgika

Inak na CLPD Xilinx je tu na fore odkaz na programator odskusany.