Zpoždění log signálu (simulace)

Zpráva

Bucta · #1 Příspěvek od **Bucta** » 27 dub 2010, 07:57

Zdravim,
potřeboval bych nějake napady jak udělat spoždění na náběžnou a sestupnou hranu logické funkce. Náběžnou potřebuji zpozdit o 200ms a sestupnou o 600us. V příloze je přesný popis jak by to melo vypadat.

Díky za nejake napady.
Bucta

Už jsem tento problem pořešil dik za rady, ale mam dalši problem o prispevek niz muzete snim nekdo help?
Dik

Zmije · #2 Příspěvek od **Zmije** » 27 dub 2010, 09:44

Možná by pomohl integrátor, pokud nemáš velké požadavky na lineární průběh hrany, tak i obyčejný integrační článek, diodou bys zkrátil zpoždění při náběžné hraně.

Bucta · #3 Příspěvek od **Bucta** » 27 dub 2010, 09:50

Tak problem jsem vyresil pomoci buffru v programu PSpice.
Ale vyskytl se novy problem, jak vyrobit watchdoga. Pokud na nej neprijde impulz do 2,4s tak aby vyhodil neco na vystup nejakou logickou uroveň. Impulsy jsou velike 50ns do 5V.

Andrea · #4 Příspěvek od **Andrea** » 27 dub 2010, 11:01

Možná by nebylo od věci, uvést v zadání dotazu, že to chceš simulovat, ne že to chceš vyrábět v reálu.