RS klop. ob. tvořený NORy - chování po "zapnutí"

[jir985]

Dobrý den. Nechápu moc teorii ohledně RS klop. obvodu s tím, že pokud je R, S i Q 0, tak je další stav také 0. Přeci pokud na startu budou všechno log. 0, tak mi přijde logické že obvod se musí začít chaoticky přepínat z log0 do log1 pokud jsou obě hradla stejně rychlá. Je to tak nebo ne? Jak se to řeší?

[procesor]

A,B, Q je nula iba ak Vcc je moc malé. Na jednom z dvoch sa náhodne, alebo z iného dôvodu skôr objaví 0,0 a Q=1, čiže na druhom 0,1 a Q=0.
NOR -./---/.- v tejto tabuľke je pes zakopaný?
A...B...Q
0...0...1
1...0...0
0...1...0
1...1...0
Ak máš obvod OR, s tým KO neurobíš

[jir985]

Já jsem koukal na tuto tabulku pro RS tvořený z hradel NOR: . Teď jsem si to zkoušel odsimulovat v java circuit simulatoru (http://www.falstad.com/circuit/) a pokud je R i S log0, tak se to opravdu začne chaoticky přepínat mezi log0 a log1 na výstupu, přitom podle tabulky by se to mělo ustálit na nějaké hodnotě (tedy v případě R=log0, S=log0, Qt=log0 by mělo být Qt+1=log0 a ne na střídačku log0/log1).

[procesor]

Buď neviem s tým JavaSim robiť, ale RS Flip-Flop je tam len s NAND log.obvodom. a ten stav 0,0 na R,S má zakázaný(silné slovo?). Po takom stave sa nedá určiť nasledujúci stav.

[jir985]

Ano v tom simulátoru je s NANDy. Stačí NANDy odstranit a nahradit je NORy a u těch H/L switchů vlevo odškrtnout momentary, nastavit je na L a restartovat obvod. Jde mi o to, že ta tabulka asi předpokládá, že pokud spustím obvod, tak Q=0 a negQ=1, což tak ve skutečnosti být nemůže, na začátku přeci musí být i negQ=0 a v tom je ten problém.

[jir985]

A v tom simulátoru je možné pozorovat to divné chování s NANDy a H+H, stačí vpravo nahoře zmáčknout reset a ani se nic nemusí v obvodu měnit.

[procesor]

Áno, to pozoruješ, aký je blbý ten simulátor. Nájdi si niečo lepšie.

[jir985]

Jde o to že ten simulátor se chová naprosto logicky když se to tak vezme.

[procesor]

Ako sa to vezme. Ani jeden model NORu či NANDu (hoci aj tranzistoru) v praxi nie je je rovnaký.
To vedie k rozváženiu tzv. nestabilného stavu na niektorú stranu. Okrem rôznych parametrov je to aj šum napájania.
Keby to bol reálny stav, spústa elektroniky by nefungovala, pretože takých KO je všade habadej. Ak pri reštarte nie je zaistený signál R,alebo S obvod sa dostane do ľubovolného stavu 0/1, čo sa pri procesoroch po resete (nábahu napájania) vždy uvádza ako 0/1/u .... u ako "nevedno či 0/1".