Střídavý stabilizovaný zdroj napětí

Dotazy na technické problémy, vlastní řešení technických problémů

Moderátor: Moderátoři

Zpráva
Autor
Uživatelský avatar
marli
Příspěvky: 175
Registrován: 15 bře 2007, 00:00

Střídavý stabilizovaný zdroj napětí

#1 Příspěvek od marli »

Ahojda, řeším tady konstrukci střídavého stabilizovaného zdroje. Koncepce je taková, že je použit v principu zesilovač ve třídě D, jako vstup tomuto zesilovači slouží napětí z referenčního zdroje. Protože je požadavek vyššího výstupního napětí, je na za výstupním LC filtrem zařazen transformátor, který výstupní napětí transformuje směrem nahoru. Před transformátorem je proto odebírán ZV signál sloužící pro regulaci ofsetu, protože ten je při použití traf nežádoucí. Tento ZV signál je zpracován RC článkem s dlouhou časovou konstantou a pomocí OZ jako sumátoru zaveden zpět na vstup. Dále z výstupu trafa je snímán výstupní průběh napětí (přes měřící transformátor) a je zaveden také na stejný sumátor jako ZV signál.
Problém téhle konstrukce je že uspokojivě nefunguje, odcházejí součástky atd. Jeden možný problém je v desce plošných spojů na které je to teď uděláno, pracuji na tom že ji předělám a vyzkouším. Další možnost je nevhodná volba součástek - na výstupu D zesilovače je teď použit budič IR 2011S, budící půlmůstek z tranzistorů IRFP250N.

Chtěl bych se zeptat zkušenějších zda někdy řešili podobnou aplikaci, zda by mi mohli poradit například nějakou lepší koncepci, součástky vhodné pro dané použití nebo například IO, který by se nechal použít místo části se zesilovačem ve třídě D- ten je zatím řešen jako delta modulátor s OZ, následovaný optočlenem pro oddělení napěťových hladin, dále obvod z logických hradel který realizuje fázově posunuté signály pro budič IR2011 a pak tranzistory.

Děkuju všem za jakékoliv rady a názory, pokud to bude někoho zajímat mohu sem hodit schéma.

Ahoj Milan
Uživatelský avatar
FERYACT
Příspěvky: 2285
Registrován: 20 dub 2005, 00:00
Bydliště: Krnov

#2 Příspěvek od FERYACT »

Bez schematu se nic nedovíš
Uživatelský avatar
marli
Příspěvky: 175
Registrován: 15 bře 2007, 00:00

#3 Příspěvek od marli »

Schéma je tady. Jenom podotknu, že na třetím listě v části označené jako měření ss složky na výstupu zesilovače je použit v reálu místo toho sallen key filtru jenom RC článek.
Přílohy
Schema.pdf
(117.03 KiB) Staženo 283 x
Uživatelský avatar
Atlan
Příspěvky: 4514
Registrován: 10 kvě 2004, 00:00
Bydliště: Košice

#4 Příspěvek od Atlan »

este prezrad akym nnapetim napajas tie koncove tranzistory....
Uživatelský avatar
procesor
Příspěvky: 5286
Registrován: 02 říj 2009, 00:00
Bydliště: PO

#5 Příspěvek od procesor »

Problémom je prechodový prúd pri vybudení trafa s plnou amplitúdou.
Pri postupnom narastaní amplitúdy za 2-3 sekundy sa trafo bude chovať slušnejšie aj keď sa nedá vyhnúť pri malých reálnych impedanciách trafa prekročeniu rozumných prúdov. Na vine je nesprávne zvolená fáza sínusu ohľadne polarity vybudenia pri predchádzajúcom vypnutí transformátora.
Prúd trafom treba merať a pri prekročení rešartovať nárast amplitúdy odznova.
Druhým problémom je half-brige na budenie trafa. Z princípu sa to snaží "zahryznúť", preto je ten postupný rozbeh nutný.
Generálnym problémom je aj nastavenie parametrov chybového zosolňovača. Teória sem-teória tam, pre rôzne amplitúdy a viac odbočiek (rôzne rozsahy) je fuška to vykompenzovať.

Pozerám, že sa to napája z +/-24V. Je to lepšie ako som to kedysi robil ja napájané z +330V a kondenzátorový delič.
Naposledy upravil(a) procesor dne 17 led 2011, 19:44, celkem upraveno 1 x.
Uživatelský avatar
marli
Příspěvky: 175
Registrován: 15 bře 2007, 00:00

#6 Příspěvek od marli »

Můžu se zeptat na ten výraz "zahryznout", nějak jsem to nepochopil :)
Uživatelský avatar
procesor
Příspěvky: 5286
Registrován: 02 říj 2009, 00:00
Bydliště: PO

#7 Příspěvek od procesor »

Posledná veta v mojom editovanom príspevku to vysvetluje. V polomôstiku s kondenzátorovým deličom sa stred mierne, alebo aj viac pri prechodnom stave rozvažuje, podľa polarity generovaného priebehu, ty to máš lepšie. Tvrdší +/- zdroj a trafo proti GND.
Uživatelský avatar
marli
Příspěvky: 175
Registrován: 15 bře 2007, 00:00

#8 Příspěvek od marli »

Jj, je to napájené +- 24 V, je to hlavně z důvodu dostupnosti takového zdroje oproti zdroji s (například) 330 V( i když to předpokládám bylo pouze usměrněné a vyfiltrované síťové napětí). Jenomže zase to předpokládá to trafo na výstupu. Takže úprava by mohla spočínat v tom že zařadím něco na způsob elektronické proudové pojistky. Ale jak udělat ten postupný nárůst té amplitudy? Jak jsi psal, ten chybový zesilovač bude asi oříšek, byl docela otravně počítanej a stejně se musely součástky upravovat a laborovat aby se to rozběhlo, a stejně to nechodí dobře.
Napadá někoho jak lepším způsobem zavést tu ZV kvůli stabilizaci? A jak na tu regulaci offsetu?

Díky Milan
Uživatelský avatar
procesor
Příspěvky: 5286
Registrován: 02 říj 2009, 00:00
Bydliště: PO

#9 Příspěvek od procesor »

Bolo to generované z DA prevodníka pričom som Vref menil RC obvodom od 0 po 10V (písal sa rok 93). Možno nejakým fetom by to šlo tam kde je trimer na nastavenie veľkosti ref. signálu.

Za trafom ss zložku nenameráš aj keby si chcel.
Pre meranie a spätnú väzbu som používal HCPL7840. V mojom prípade bolo treba galvanické oddelenie, lebo riadenie bolo galv. spojené so sieťou 230Vac. Má to určite lepšie parametre ako ďalší transformátor v regulačnej slučke
Uživatelský avatar
marli
Příspěvky: 175
Registrován: 15 bře 2007, 00:00

#10 Příspěvek od marli »

Jasné, mě nejde o ss složku za trafem ale před trafem, kvůli přesycování jádra. Každopádně ten optočlen vypadá dobře, až na cenu, určitě by to zlepšilo ty parametry tý zv. smyčky. Když teď nad tím přemýšlím pokud by se použil celý most na výstupu a kvalitní budič, měla by být ss složka eliminována nebo se pletu?

Milan
Uživatelský avatar
procesor
Příspěvky: 5286
Registrován: 02 říj 2009, 00:00
Bydliště: PO

#11 Příspěvek od procesor »

Asymetriu som meral-nastavoval symetriou prúdu pri nulovej amplitúde.
Malá asymetria trafu nevadí, Trafo musí mať aj pre max. amplitúdy nejakú rezervu sýtenia.
Pri maxi. amplitúde som kontroloval prúdovú ochranu a tiež symetriu.
Uživatelský avatar
marli
Příspěvky: 175
Registrován: 15 bře 2007, 00:00

#12 Příspěvek od marli »

Možná se ptám blbě, ale mohl bys mi trochu rozvést to nastavování symetrie proudu při nulové amplitudě?

A proudovou pojistku jsi realizoval klasicky snímacím odporem, který otvíral tranzistor, pomocí něhož se snížil zisk zesilovače?

Milan
Uživatelský avatar
procesor
Příspěvky: 5286
Registrován: 02 říj 2009, 00:00
Bydliště: PO

#13 Příspěvek od procesor »

Prúd sa meral na vhodnom sériovom odpore. V mojom prípade nemusel byť moc malý pretože som na primáre generoval sinus až 65Vef a k aktivácii poistky som potreboval okolo 1Vpp. (prúd som neobmedzoval-pri "preťažení" sa resetol generátor, ktorý postupne nabehol na nastavenú hodnotu).
Vidím, že robíš generátor pre podobný účel ako bol ten môj.
Dvojitý. Ten druhý zrejme bude generovať prúdy s fázovým nastavením oproti napäťovému.
Na meranie prúdov v spätnej väzbe som používal aktívny prúdový "transformátor" pre prúdy v rozsahu 1 až 60Aef. Parametre toho "transformátora" boli +/- 1....100A, DC....100kHz

K tomu nastavovaniu symetrie... pre OV signál vykompenzovať prúd primárom na nulu, v tvojom prípade by stačí aj DC napätie na primáte dostaviť na OV, nejakých pár mV+- nevadí. Pri max napätí som doladil symetriu striedavého prúdu (robil som to osciloskopicky).
Uživatelský avatar
marli
Příspěvky: 175
Registrován: 15 bře 2007, 00:00

#14 Příspěvek od marli »

Tak jsem se po dlouhé době opět vrátil k tomuhle zdroji a sestrojil jsem do něj jenom samotný zesilovač ve třídě D, ale mám s ním docela velké problémy- nedaří se mi pořádě vypínat MOSFETy použité v půlmůstku (IRFP260N) které budím pomocí IR2011. Schéma je dole. Nikde na internetu jsem nenarazil na podobný problém, tak doufám že neřeším jenom nějakou triviální věc která je od pohledu jasná.
Potřeboval bych poradit, jak dosáhout správého vypínání FETu hned po tom co mu odezní signál na gate. Na obrázcích je schéma zapojení a pak obrázky jak vypadá to spínání a rozpínání FETu v tom půlmůstku- oba dva, horní i dolní se chovají stejně. Tranzistor se rozepne až při otevření druhého tranzistoru a tím při vzniku proudové špičky, díky které jsou trazistory ohřáté i při klidovém stavu, bez zátěže... To ovšem podstatně zhoršuje účinnost :(
Dobu deadtime mám nastavenou pomocí logických hradel a RC článku, je nastavená více než dostatečně, ale ve spínání FETů se vůbec neprojevuje.

Zkoušel jsem mezi Gate a Source dávat různě velké odpory, ale na čas vypnutí to nemá vůbec vliv, jen na amplitudu signálu na gate.

Prou tohle zkoušení nemám zatím ani na výstupu LC filtr, takže ta indukčnost tam taky nemá vliv.
Děkuji moc za rady a nápady, Milan.
Přílohy
TEK00004.png
Nahoře Uds horního FETu, dole proud terý teče FETy při spínání, měřený proudovou sondou.
(14.62 KiB) Staženo 72 x
TEK00002.png
Uds horního a dolního FETu.
(15.43 KiB) Staženo 64 x
TEK00001.png
Nahoře Uds a dole Ugs dolního fetu, na horním to vypadá stejně, vadí mi tam těch 820 ns, pokled Uds na nulu nastává až v okamžiku sepnutí druhého FETu, ty se tak potkávají.
(14.62 KiB) Staženo 72 x
zesil_D.pdf
Schéma zesilovače
(44.54 KiB) Staženo 87 x
Andrea
Příspěvky: 9340
Registrován: 07 zář 2007, 00:00

#15 Příspěvek od Andrea »

Pokud nemáš na výstupu nic připojeno, tak v době kdy jsou rozepnuté oba tranzistory, je Uds určeno jen parazitními prvky obvodu (kapacity tranzistorů). Schválně dej na výstup dostatečně malý odpor proti středu napájení (nebo 2 odpory na + a na -) a koukni na ty Uds znovu.
Odpovědět

Zpět na „Poradna“