[VHDL] Xilinx ISE - projekt 5b čítač

[Wolfik]

Ne nebojte, nechci žádné hotové řešení jenom nasměrovat.
Máme jednoduchý domácí ukol navrhnout 5b synchronní čítač, vratný s asynchronním řízením RESET+LOAD
v prostředí Xilinx ISE a to VHDL a Schematic

Naprogramovat VHDLko je v poho, ale měl bych dotaz k řešení přes Schematic, jestli je existuje nějaké elegantní řešení (součástka přímo určena pro čítače) nebo to budu muset ručně navrhovat pro sekvenční obvody (D, JK), protože jak koukám do nabídky součástek, tak v knihovně Counters jsou jenom Johnsonovy čítače.

[Habesan]

Četls březnový Elektor Electronics ???

Jak moc se ten jejich příklad liší od toho, co potřebuješ ty?

[Wolfik]

ah chybička se vloudila...špatně nastavený projekt. Teď je ta nabídka čítačů mnohem lepší

[Habesan]

Co konkrétně jsi měl nastaveno špatně, abych se z tvé chyby přiučil také já, nejen ty ???