RESET 8051

[css]

Prosím pěkně, nevíte někdo rychle z hlavy, jaký logický stav (0/1/HiImp) mají porty P1+P3 u AT89C2051 procíků:

1) BĚHEM trvání signálu RESET?
2) po skončení resetu při běhu programu, dokud je program neovlivní?

Potřebuji to ihned vědět, bohužel nemám po ruce literaturu a Google taky mlčí - zřejmě mou vinou, přiznávám, asi zadávám špatná hesla .

Děkuji předem a pěkný den.


Doplnění: Aha už jsem našel datasheet a jestli jsem to pochopil dobře, tak přechodem RST na log. 1 se porty P1+P3 vyhodí taktéž na log. 1, a pokud RST trvá aspoň 2 strojové cykly (24T), provede se reset. Je to tak?

[mihal]

Z datasheetu:
When 1s are written to Port 1
pins, they can be used as inputs.

Mám za to, že IO ktoré môžu byť vstupné sa tomto svete vždy počas resetu a aj po ňom nastavia ako vstupné, z vonkajšieho pohľadu do stavu vysokej impedancie.