Dělička 48kHz na 10kHz

Zpráva

Davidus · #1 Příspěvek od **Davidus** » 23 bře 2016, 15:42

Ahoj,
Rád bych poprosil o pomoc s děličkama, viz příloha. Nějak mi není jasný jak by se z tohohle dala složit dělička z 48kHz na 10kHz
Dík za případné nápady.

#2 Příspěvek od **Zaky** » 23 bře 2016, 16:50

Původní odpověď jsem smazal, neboť to byla blbost ... Buď je zadání nesmysl, protože požadovaný dělící poměr je neceločíselný, nebo se možná může uvažovat celkový počet pulsů přes více period s nestejnoměrnými rozestupy, ale to je divné. Nemělo být zadání spíš 48kHz > 100Hz?

#3 Příspěvek od **Zaky** » 23 bře 2016, 16:51

Jeejda píše:Jednoduše… 6 x 8 = 48, takže děličky modulo 6 a modulo 8 zapojíš tak aby dělily ( => 48kHz / 48 = 10kHz) a děličku modulo 10 zapojíš tak aby nedělila, tj. místo na vstup /C přivedeš impulsy na CTEN (případně ještě spojíš paralelně s /C).

A máš děličku z 48KHz na 1kHz, to jsem před tím napsal taky :-)

Davidus · #4 Příspěvek od **Davidus** » 23 bře 2016, 17:03

Díky za odpovědi, tady se spíš hraje na počet pulzů za 1s

#5 Příspěvek od **Zaky** » 23 bře 2016, 17:09

A je předpoklad, že se do schématu mají ještě přidat nějaká hradla? Protože jen s čítači to nepůjde. A taky by bylo dobře specifikovat, jak se čítače chovají, CTEN je asi count enable, C je clk, to je jasné a TC je asi terminal count, čili impuls při přetečení?

Davidus · #6 Příspěvek od **Davidus** » 23 bře 2016, 17:14

Zaky přesně tak jak píšeš. Zadane mám jen to co je na obrázku. Je možné , že je vyžadovaná nějaká další jednoduchá logika.

#7 Příspěvek od **Zaky** » 23 bře 2016, 17:16

Když sečteš (OR) výstupy modulo 8 a modulo 10 bežících paralelně, dostaneš něco docela blízkého 10 kHz.

monterjirka · #8 Příspěvek od **monterjirka** » 23 bře 2016, 17:17

Ono by to mělo jít, ale je to složitější, tam se dávají ještě hradla a dá se to zapojit tak, že to "propustí" např. 5 impulsů ze 6, takže by to ze 48kHz udělalo 40kHz.
Ale musel bych to někde najít jak se to zapojuje

#9 Příspěvek od **Zaky** » 23 bře 2016, 17:24

Protože máš k dispozici jen impulsní výstupy, musel by se použít nějaký klopák jako paměť, výstupem z jednoho čítače ho nahodit, výstupem druhého shodit a výstup KO by mohl povolovat CTEN třetího čítače. Je to nějaká ošklivá kombinační úloha, smrdí to školou, a to asi vysokou :-)

Kombinatorika není má silná stránka, jakožto matematika vůbec. Z jakého předmětu ta úloha je a kolik asi tak se dá předpokládat potřebného času k jejímu vyřešení?

#10 Příspěvek od **Hill** » 23 bře 2016, 17:47

Z jedné strany spoj za sebou děliče MOD6 a MOD8 a dostaneš impulsy s opakovací frekvencí 1 kHz.
Z druhé strany zapoj dělič MOD10 a do něj signál z napěťově řízeného oscilátoru 10 kHz.
Výstupní signály přiveď do detektoru PLL a vyfiltrovaným a zesíleným chybovým napětím dolaďuj ten VCO (napěťově řízený oscilátor, to celé tvoří teď smyčku fázového závěsu). Ten bude teď synchronizovaný na frekvenci 4,8 krát nižší, než je vstupní a případné změny frekvence vstupní bude na výstupu kopírovat zmenšené ve stejném poměru.
Horní mezní kmitočet filtru určuje šířku pásma zachycení smyčky PLL, ale to je zase na delší rozbor.
Jedno možné řešení je zjednodušeně naznačené v příloze.
Hlavní výhodou řešení je prakticky nulový rozptyl periody, který bude při hradlování impulsů značný a mohl by v některých aplikacích rušit.

Habesan · #11 Příspěvek od **Habesan** » 23 bře 2016, 18:28

Ha!
Půlrok!!!

Davidus píše:tady se spíš hraje na počet pulzů za 1s

Takže na jitteru nezáleží ???
Pak by stačilo zareagovat na 5. 10. 15. 19. a 24. pulz a k implementaci by stačil 24 místný kruhový registr.

Zaky píše:smrdí to školou, a to asi vysokou :-)

Že by se nám Davidus vrhnul na PhD. ???

Každopádně se těším na správné řešení...
Vysokoškolák který napíše "Na obrázkách" by měl jít domů a zamyslet se nad sebou.

Davidus · #12 Příspěvek od **Davidus** » 15 lis 2016, 18:25

Ahoj, tak správné řešení se dosud nenašlo. Záhada zůstane nevyřešena.

frpr666 · #13 Příspěvek od **frpr666** » 15 lis 2016, 22:00

Já bych zkusil nacvakat děličky do LTspiceIV simulátoru a použil bych jedno XOR hradlo a metodou "brutal force" bych zkoušel různé konfigurace.

weed_smoker · #14 Příspěvek od **weed_smoker** » 18 lis 2016, 12:40

Měl údajně existovat i nějakej I2L násobič kmitočtu (MH102 ?? ),tím zvednout na 480kHz pro děličku 48 (jedna 7493 jako /12 a druhá jako /4 ).

#15 Příspěvek od **mtajovsky** » 20 lis 2016, 20:06

Předpokládám, že jde o čítače, které dají na výstupu impuls délky stejné jako impulsy na vstupu vždy při přetečení cyklu - nebo ve stavu 0, to je jedno. 48 kHz je 48 impulsů za 1 ms. Když sloučíme OR výstupy DIV8 a DIV6, dostaneme za 1 ms na výstupu 12 impulsů a to v době vstupního impulsu číslo 0, 6, 8, 12, 16, 18, 24, 30, 32, 36, 40 a 42.

Pokud budeme blokovat výstup impulsy z čítače DIV10, tak se budou blokovat v 1. milisekundě impulsy 0, 30, ve druhé 12 a 32, ve třetí 24, ve čtvrté 6, 16 a 36, v páté 8 a 18, v šesté opět 0 a 30 a tak dále dokola. Průměrně se zablokují 2 impulsy z 12, což dá 10 impulsů za 1 ms - 10 kHz. Hazardy neřeším.

Někdo by to mohl hodit na simulátor.

Edit: opravil jsem čísla impulsů.