Snížení výstupního napětí měniče

[ZdenekHQ]

To jsou pro mě docela šílený teorie. Já to v životě neviděl.

Nehledě na to, že gate má taky nějaký limitní proud, kterej tam teče při nabíjení/vybíjení kapacity gate - a pokud se to přežene, ten fet se časem zničí. Takže "měkčí" budič je spíš výhoda, ale to v běžné praxi "nastavuje" seriový odpor s gate, proto tam je. Ony ty součástky obecně nejsou dokonalý, já bych se s nima nepral.

[Zaky]

To není vůbec šílená teorie, to je fakt Není problém si to zkusit. Aby se efekt projevil výrazněji, může se na výstup gatedriveru zapojit o něco větší, než běžný rezistor, drain fetu klidně třeba jen přes rezistor na nějaké větší napětí, při takových 30 - 50 V to již bude hezky vidět. Rezistorem v drainu musí mít možnost protéct "něco" proudu, tak nemůže být moc velký. Gatedriver se nakrmí obdélníkovým signálem, aby se na zatěžovacím rezistoru nepálilo moc výkonu, tak klidně s malou střídou. A sledovat napětí na drainu a napětí na gate. Když se tranzistor má zavřít, začne gatedriver vybíjet kapacitu gate, napětí na gate začne klesat. Ale napětí na drainu začne narůstat a přes Millerovu kapacitu tudíž začne nabíjet gate, gatedriver musí tomuto co nejvíce zabránit. Efekt je výraznější při vyšším napětí na drainu, pokud je napětí na drainu srovnatelné s napětím na gate, vzhledem k poměru kapacit G-S a D-G se téměř neprojeví. Při otvírání tranzistoru se efekt projevuje také, ale ne tak výrazně. Poznámka o prougu gate je samozřejmě na místě, zatím jsem na problém s destrukcemi tranzistoru naštěstí nenarazil. A to jsem nedávno trápil trazistor požadavky na práci na 1MHz při Uds 900V, zásadní problém byl gatedriver, hledal jsem nějaký rychlý a parný, ale i tak je gatedriver největší topení v celém obvodu, fet s tím problém nemá. Zde žádný přidaný C mezi G-D není, to by bylo mimo možnosti gatedriveru. C jsem použil v jednom synchronním snižujícím měniči běžícím na nějakých 100kHz. Přidaný C nejvíce zatěžuje gatedriver, proud od millerovy kapacity není nijak velký a teče krátkou dobu, tak nepředpokládám, že by nějak významně zatěžoval gate. Ono je to skoro vždy o tom, aby nedocházelo byť k místnímu přehřívání ve struktuře součásky.

[ZdenekHQ]

Já tomu rozumím, ale technickej cit mě říká, že gate v tu chvíli dostává pořádnej záhul, protože veškerý proudy tečou přes jeho kapacitu, i když velmi krátkou dobu.

Časem se to pak může projevit třeba jako snížení Rds(on), protože poškozenej gate ten kanál prostě "neutáhne". A já si pořád říkal, jak tenhle problém vzniká...

[PeteBurns]

Zaky, ale medzi vysokonapatovymi a nizkonapatovymi mosfetmi je poriadny rozdiel, u tych je kapacita gate kludne 10-nasobna aj viac, v tomto pripade je to pouzitie extra kondikov pekna blbost A co sa tyka budenia vysokonapatovych mosfetov, je lepsie dat k odporu do gate paralelne rychlu schottkyho diodu na ich tvrdsie zatvaranie, s kondikmi ci zenerkami ci transilmi nemam dobre skusenosti a vseobecne sa neodporucaju, prave kvoli ich kapacite

[Zaky]

Souvislost parametrů Rds on, kapacity gate a Uds je mi samozřejmě známa, náročnost buzení vysokonapěťového fetu jsem výše uváděl jako příklad, kde teče do gate nemalý proud, dioda k urychlení zavírání by v tomto případě nebyla celkem nic platná, protože rezistor mezi gatedriverem a gate fetu je celý 1Ω, to gatedriver ještě zvládá bez protestů, další snižování již vedlo k zákmitům, gatedrivery přímého buzení kapacity gate obvykle nejsou schopny. Další stupeň mučení vývoje záležitosti s vysokonapěťivým fetem je obvod pracující na 12MHz, tentokrát je použit fet s Uds už jen nějakých 200V a vybraný typ s nízkou kapacitou gate, ale na této frekvenci gate rozumně uřídit, to je teprve ta správná legrace. Přidaný C byl právě u fetu s Uds jen nějakých 60V, můžu se v týdnu v práci podívat, konkrétně jaký typ. Přidaná kapacita byla zlomkem kapacity gate, ale srovnatelná s Millerovou kapacitou a korektnímu spínání tranzistorů pomohla dramaticky. Je možné, že ne zcela optimální chování měniče mohlo být způsobené i ne zcela ideální topologií na DPS, měniče jsou nasázené na takové úzké oboustranně osazené nudli, místa málo a ne zrovna malý výkon, navrhoval jsem to už cca 10 let nazpět, třeba bych to dnes navrhnul lépe. Tranzistory tenkrát dost hřály spínacími ztrátami, osciloskop ukázal výše popisovaný problém, ten byl eliminován přidanými C, tudíž se další série DPS modifikovala o ty C a od té doby se zařízení tak vyrábí. Fet zatím ještě neodešel nikdy žádný, jejich pracovní teplota je nějakých 20°C nad okolím, ve skříni přístroje umí být až 50°C, tedy tranzistory mají do nějakých 70°C a to je dle mého názoru dlouhodobě zcela OK. Tímto nikterak netvrdím, že je použití C mezi G-S správné, pokud to jde, je jistě lepší se tomu vyhnout, ale popisuji důvody, které mohou k jeho použití vést, protože, jak píšu výše, na první pohled se to jeví jako naprostý nesmysl, na druhý pohled k tomu může být i důvod.

[rnbw]

Diodu paralelne k odporu v gate som videl vo viacerych zdrojoch. Obycajnu 1N4148.

[Zaky]

Ano, dioda na rychlejší zavírání, než otevírání se běžně používá ve spoustě zdrojů. Záleží, jaký fet se budí, pokud je proud drainem malý, jsou nepříliš velké i spínací ztráty a tudíž není třeba nějak extra řešit ani tu diodu a 1N4148 dobře vyhoví a je levná. Pokud se začne jít po rychlosti, chce to pak nějakou tu schottky. U blokujících měničů se celkem běžně fet otvírá pomaleji kvůli omezení vyzařování, zavírat je ale potřeba rychle, proto je v gate větší odpor a dioda.

[samponek]

Záleží jaký fet použiješ, například IRF644 jde uřídit do 1300kHz při Uds 100V, kdy je výstupní napětí ještě pravoúhlé. ( s vybíjecí diodou 1N4148 v gate a gatedriver vyžaduje chlazení, kousek Al plechu)

[ZdenekHQ]

Šamponku, to Tvoje "výstupní napětí" nikdy nebude pravoúhlé, ale bude se tomu tvaru limitně blížit. U odporové zátěže je to víceméně lichoběžník.

[samponek]

Vypadá takhle 1340kHz 100V zátěž cívka

[ZdenekHQ]

Kromě toho, že máš nejspíš špatně zkalibrovanou sondu to nic nedokazuje. Obdélník to není, i když to tak možná vypadá.