PWM P-MOSFET řízení

Problémy s návrhem, konstrukcí, zapojením, realizací elektronických zařízení

Moderátor: Moderátoři

Odpovědět
Zpráva
Autor
Uživatelský avatar
Victronix
Příspěvky: 978
Registrován: 23 lis 2007, 00:00
Bydliště: Vážany

PWM P-MOSFET řízení

#1 Příspěvek od Victronix »

Ahoj,
Pro někoho možná ohrané téma. Pro mě stále problém, nevím kde získat ty správné vědomosti.

Potřebuji vyřešit High Side řízení OptiMOS IPD90P04. High Side potřebuji kvůli spojení mínus pólu napájení s mínus pólem SS motoru. Mezi Source a kladným pólem mám měření proudu pomocí R9 a R10. Nyní mám proudové omezení nastaveno na 30A. Celé zapojení už rok funguje na 12 voltech. Potřeboval bych zvednout napětí až na 30V. Ze zapojení je jasné, že to tranzistory nedají. A to hlavně kvůli napětí UGS, které je limitováno na ±20V. Při sepnutí tranzistoru v řídícím obvodu TL494 se G přivede rovnou na zem. Při napájecím napětí 30V by se na G objevilo napětí cca. -29V a to by tranzistory nepřežily.
Chtělo by to nějaký driver. Ale jaký a jak jej zapojit. Při výběru driveru se musí brát ohled na vstupní kapacitu G, která může být vyšší než 10nF. Frekvenci PWM mám nyní nastavenou na asi 1,2kHz, ale chtěl bych frekvenci vyšší. Asi 25kHz.
Obrázek
Hledám ideální řešení...
Uživatelský avatar
weed_smoker
Příspěvky: 2673
Registrován: 02 pro 2011, 00:00
Bydliště: Jaroměř

#2 Příspěvek od weed_smoker »

Použil jsem na to tenkrát HCNW 3120 s malym DC/DC.
Uživatelský avatar
kachle
Příspěvky: 276
Registrován: 23 lis 2015, 00:00

#3 Příspěvek od kachle »

Třeba ti to pomůže.
Přílohy
schéma - P.pdf
(13.7 KiB) Staženo 443 x
Uživatelský avatar
danhard
Příspěvky: 6648
Registrován: 05 bře 2007, 00:00
Bydliště: Jesenice u Prahy

#4 Příspěvek od danhard »

A proč dvě zenerky do serie ? MOSFET je celkem spokojenej. když mu na gate lítá napětí mezi 0 a 10V :D
Uživatelský avatar
Victronix
Příspěvky: 978
Registrován: 23 lis 2007, 00:00
Bydliště: Vážany

#5 Příspěvek od Victronix »

danhard píše:A proč dvě zenerky do serie ? MOSFET je celkem spokojenej. když mu na gate lítá napětí mezi 0 a 10V :D

Jaký dvě zenerky?
Hledám ideální řešení...
Uživatelský avatar
Zaky
Příspěvky: 7050
Registrován: 30 říj 2010, 00:00
Bydliště: Praha

#6 Příspěvek od Zaky »

Můžeš použít NFET a high side driver, NFET má typicky nižší Rds on a je levnější. Podmínkou je, že střída nesmí být nikdy 100%, nábojová pumpa pro otevírání fetu nad napájecí napětí musí mít z čeho pracovat. http://www.semic.cz/_obchody/semic.obch ... 88fae4.pdf
Uživatelský avatar
Victronix
Příspěvky: 978
Registrován: 23 lis 2007, 00:00
Bydliště: Vážany

#7 Příspěvek od Victronix »

Kachle》stačilo by dát zenerku mezi emitory TL494 a zem?
(Doufám, že jsem nevyplodil nějakou kravinu)
EDIT: Odpovím si sám. Stačilo, ale musely by mi mít výkon a je tam větší závislost na napájecím napětí.
Naposledy upravil(a) Victronix dne 03 dub 2017, 20:38, celkem upraveno 1 x.
Hledám ideální řešení...
Uživatelský avatar
Victronix
Příspěvky: 978
Registrován: 23 lis 2007, 00:00
Bydliště: Vážany

#8 Příspěvek od Victronix »

Zaky píše:Můžeš použít NFET a high side driver, NFET má typicky nižší Rds on a je levnější. Podmínkou je, že střída nesmí být nikdy 100%

To je jeden z důvodů. Tady tomuto zatím moc nerozumím, tak jsem udělal variantu s P-FET. Nebudem se pouštět do složitějších záležitostí 😀
A nebo jo když to dořešíme. Rád bych to pochopil.
Hledám ideální řešení...
Uživatelský avatar
Zaky
Příspěvky: 7050
Registrován: 30 říj 2010, 00:00
Bydliště: Praha

#9 Příspěvek od Zaky »

Není to složité, IO řeší vše za tebe. Když se podíváš do datasheetu na schéma, vidíš diodu z Vcc (cca 12V) na Vb a kondenzátor z Vb na Vs. Proces pumpování napětí pro gate začíná zavřeným fetem. V tu chvíli je na Vs 0V, protože Vs je spojeno přes zátěž z GND a fet je zavřený. Kondenzátor se tedy přes diodu nabije na napětí na Vc. Pokud nyní do gatedriveru pustíš povel k sepnutí fetu, gatedriver přivede napětí na Vb na gate fetu. Fet se otevře a napětí na Vs začne stoupat vzhůru. Protože je o Vs opřený C, stejně s tímto napětím stoupá vzhůru i napětí na gate fetu, o napětí na C vyšší, fet je tedy stále otevřený. Toto skončí, když napětí na source fetu dosáhne napětí na drainu fetu. Fet je dále držen otevřený napětím nabitého C. Napětí pro otevření gate se tedy tímto vypumpovalo nad napájecí napětí. Když na gatedriver přivedeš signál pro zavření fetu, gatedriver spojí gate s Vs, čímž se fet zavře a Vs tím přes nenapájenou zátěž klesne k nule. Nabije se C přes diodu a celý proces se může opakovat. 100% ní střídu nemůžeš mít proto, aby se mohlo opakovat nabíjení C přes diodu. Jasné?
Uživatelský avatar
Victronix
Příspěvky: 978
Registrován: 23 lis 2007, 00:00
Bydliště: Vážany

#10 Příspěvek od Victronix »

Díky.
Už chápu. Chodí to jako násobič napětí.
Musí se tedy zvolit vhodná velikost kapacity, maximální střída zapnutí, a to všechno k dané frekvenci.
I když jsou ty moje tranzistory trošičku dražší, raději bych v této aplikaci zůstal u nich. RDS(ON)= 4,7mΩ! Což je super.
S tou zenerkou, na snížení napětí mezi GS by to šlo, ale vadí mi ta závislost na napájecím napětí. Cílem je mít univerzální napájení od 11V do 30V.
Takže asi jiný budič.

Další dotaz:
U driverů se uvádí proud výstupem. U tranzistorů se udává vstupní kapacita. Lze porovnat tyto dva parametry tak, že vypočítám kapacitní reaktanci při určité frekvenci Gatu tranzistoru a podle Ohmova zákona vypočítat proud do Gatu? Počáteční proud do Gatu bych omezil odporem.
Přiklad:
Tento tranzistor má vstupní kapacitu 10nF. Frekvence bude 25kHz. Reaktance vychází na 636Ω. Při UGS bude proud cca 16mA. Počáteční proud pro driver, který bude mít max. proud výstupem 500mA bych zvolil, při budícím napětí 10V, sériový odpor do Gatu 20Ω.
Jsem mimo, nebo to nějak takto funguje.
Hledám ideální řešení...
Uživatelský avatar
Zaky
Příspěvky: 7050
Registrován: 30 říj 2010, 00:00
Bydliště: Praha

#11 Příspěvek od Zaky »

Tady máš odpovídající nfet: http://cz.farnell.com/infineon/ipd100n0 ... dp/2480821 porovnej si Rds on. Buzení gate je "trošku" jinde, než o reaktanci pro sinusový signál na pracovním kmitočtu. Gate budíš obdélníkem, který má v ideálním případě nekonečně harmonických. Gate potřebuješ řídít tak, aby otevírání a zavírání trvalo zlomek pracovní periody, při změně stavu vznikají spínací ztráty a ty mají být minimalizovány, ale zase se to nesmí přehánět, impulsní proud do gate a tudíž rychlost řízení má své meze. Obvykle se mezi gatedriver a gate dává rezistor s odporem v jednotkách Ω. Takže proud do gate je mnohem větší, než jsi uvažoval, ale po krátkou dobu. Tvůj pracovní kmitočet není nijak velký, takže to buzení nebude problém. Ještě by bylo dobré zmínit, jaký proud vlastně tranzistorem spínáš. Není třeba se toho obávat, funguje to dobře v rozsahu napájení, co požaduješ a je to jednoduché.
Uživatelský avatar
Victronix
Příspěvky: 978
Registrován: 23 lis 2007, 00:00
Bydliště: Vážany

#12 Příspěvek od Victronix »

Proud protékající tranzistorem je omezen na 30A. Mám tam dva tranzistory.
Bylo by dobré odhadnout limit regulátoru s jedním tranzistorem, pro použití silnějšího, neznámého motoru. Je jasné, že nejvíc tranzistor zahřívají přechodové stavy. Bez přechodových stavů to vychází na cca. 4,5W ztrátového výkonu s jedním tranzistorem a proudem 30A.

Jaký by byl strop střídy PWM řízení při použití FETu s N kanálem a nábojovou pumpou? Tento kompromis se mi, přímo v této aplikaci, moc nelíbí. Lze to odhadnout, nebo je třeba se podívat na výstup osciloskopem a pak střídu omezit.

Při použití FETu s P kanálem by šlo napětí pro Gate vytvořit nějakým záporným DC-DC měničem nebo stabilizátorem. Třeba LM2575-12, nebo LM7912. Ale samozřejmě to celé zapojení zesložiťuje.
Hledám ideální řešení...
Uživatelský avatar
Zaky
Příspěvky: 7050
Registrován: 30 říj 2010, 00:00
Bydliště: Praha

#13 Příspěvek od Zaky »

Řekl bych, že něco nad 95% to ještě zvládne, při 25 kHz jsou to nějaké 2µs času k nabití C. Nulová dioda je schottky, takže ta bude rychlá dost, aby napětí dobře klesalo k nule.
Odpovědět

Zpět na „Řešení problémů s různými konstrukcemi“