N-MOSFET chování při překročení VDS max.

[frpr666]

Dobrý den,
mám takový dotaz. Co se stane s tranzistorem N-MOSFET, který má např. VDS max. =30V, ID max.=5.3A a přes "velký" rezistor 10k je přetížen napětím např. 40V v off-stavu. Dojde ke zničení polovodiče, nebo se otevře nedestruktivně jako zenerka ?
Schéma níže.

[masar]

Určitě ne jako Zenerova dioda. Pokud dojde k průrazu, pak jen v malém okolí od "nejslabšího" místa. Ne, že by se stal vodivý celý kanál. K tepelnému poškození tak malého prostoru pak dojde i relativně malým proudem (resp. energií UdsxIdxt).
Alespoň si to myslím.

[danhard]

Nikoliv, při překročení Vds dojde k otevření kanálu a protože je teplotní koeficient Vds kladný, tak se to rozloží na celý kanál.
MOSFETy nejde nějak vybírat na Vds, to je dané výrobou a je jen s malým přesahem nad uváděné Vdsmax.
Dokonce je tak přechod schopen pohltit značnou energii Eas při rozpínání do indukční zátěže.

Je to v každém katalogu, tak by se s tím místní teoretici měli seznámit
https://www.vishay.com/docs/91021/91021.pdf

[masar]

Ano, v těch katalozích se o tom výrobci zmiňují víceméně letmo a také většina uživatelů (včetně mě) se oblastem nad Bvds snaží vyhnout. Ale je to oblast zajímavá, než jsem napsal svůj laický názor, přečetl jsem si tento, dle mého názoru zajímavý článek, který o problematice pojednává trochu podrobněji. A snad jsem se nechal zmást tím náhradním schematem MOSFETu s parazitním bipolárem a popisem lavinového jevu.
Asi tak.

[danhard]

Ano, v těch katalozích se o tom výrobci zmiňují víceméně letmo ...

Ano, je to letmo tak, že je u Vds uváděný teplotní koeficient, je tam maximální a opakující avalanche energie a maximální avalanche proud, je tam i schema jak se to měří a graf závislosti na teplotě pro různé proudy

Kyby jsi měl nějaké praktické zkušenosti, tak by jsi nemohl plácnout takovou kravinu.

[masar]

Vždyť jsem psal, že se oblastem nad BVdss vyhýbám, takže žádné praktické zkušenosti s tímto problémem nemám a nad zničeným MOSFETem si hlavu nelámu, také jsem jich v životě moc nezničil.
Z těch katalogových údajů bych (pro účel tohoto vlákna) vyzdvihl hlavně ten údaj EAR, který říká, že nesmí být překročena energie 15mJ (t.j. 15mWs) a z toho bych vycházel při výpočtu omezovacího odporu pro tuto "zenerku".

[danhard]

Jenže Repetitive Avalanche Energy je vázána na výkonové zatížení chipu, nic tam není o tom, že by to byl nějaký parazitní lokální průraz citlivý na poškození.
Celá ta struktura vertikálního mosfetu dělá v důsledku lavinovou zenerku, značně odolnou na přetížení.

To vše se v katalogu od IR dočteš, ale SOA pro dc tam třeba není

[masar]

No tak zkus navrhnout řešení předřadného odporu. Budeš vycházet z Maximum Power Dissipation?

[breta1]

Ta absence tabulky SOA pro DC mě taky někdy s.re.
Buď se to dá najít u jiného výrobce, nebo se to dá trochu odhadnout od grafů těch single pulse.
Tady třeba ten IRF540

[danhard]

No jistě, k ničemu jinému než Ptot to nevede.
Naopak v lineárním režimu, kdy je kanál pootevřen napětím Gate bych byl s výkonem opatrnější. Ugs má záporný teplotní koeficient a vznikají tam horká místa a termální průraz.
Ani spínání do kapacitní zátěže není tak jednoduché

ps. všimněte si, že IRF540 od ST má poněkud opatrnější Ptot