Stránka 2 z 2

Napsal: 29 led 2011, 00:39
od LukinV
no a kdyz teda dojde log 0 na reset (tzn ze reset bude v 1 protoze vstup je invertovany), a na vcc bude furt logicka 1 (tech stab 12V) tak to ten reset prebije a udrzi obvod vyply?

Napsal: 29 led 2011, 09:19
od procesor
tak

Napsal: 29 led 2011, 21:45
od LukinV
tak ja to tak teda zkusim a dam vedet.

Napsal: 30 led 2011, 23:27
od EKKAR
Kdyby ses obtěžoval si o 555 něco přečíst, věděl bys, že vstup RESET má ze všech vstupů nejvyšší prioritu - tzn. "přebíjí" všecko.