Problém se sdílenými vstupy ULN

Problémy s návrhem, konstrukcí, zapojením, realizací elektronických zařízení

Moderátor: Moderátoři

Odpovědět
Zpráva
Autor
Uživatelský avatar
Lanovec
Příspěvky: 30
Registrován: 25 srp 2008, 00:00

Problém se sdílenými vstupy ULN

#1 Příspěvek od Lanovec »

Zdravím.
Mám problém s konstrukcí LED krychle. Schéma: http://rychle-sipy.wz.cz/cube6.png
Jednotlivé vrstvy mají být spínány tranzistory Q1-Q4. Takže by stačilo 16 vodičů - pro každý sloupec. Ale já jsem spojil vstupy ULN2803 obvodů IC1, IC2 a chtěl jsem je střídavě spínat tranzistory Q5, Q6 - stačilo by 10 vodičů. Problém ale dělají ULN - když např. sepnu vstup D1 (na schématu označeno modře u konektoru) a C1 a A2, rozsvítí se správně LED D8 ale bohužel i LED D16 (vysokým jasem jako LED D8) a taky LED D9 - D15 (nízkým jasem). Přitom LED D9 - D16 svítit nesmí.
Vstupy jsou spínány obvodem FPGA, napětím 3,3 V.

Netuší někdo proč se to takto chová? Jsem už bezradný :(
Andrea
Příspěvky: 9340
Registrován: 07 zář 2007, 00:00

#2 Příspěvek od Andrea »

Otevři si datašít ULN2803 http://www.ottomat.hu/linkek/ULN2803-D.pdf , koukni na to, jak je to vevnitř zapojené (strana 4), zejména si všimni těch čárkovaných diod a třeba na něco přijdeš :wink:
Andrea
Příspěvky: 9340
Registrován: 07 zář 2007, 00:00

#3 Příspěvek od Andrea »

Na tohle hraní by asi byly fajn obvody UCN5801, mají v sobě latch a mají i output enable, ale nevím jestli se dají sehnat.
Uživatelský avatar
Lanovec
Příspěvky: 30
Registrován: 25 srp 2008, 00:00

#4 Příspěvek od Lanovec »

Děkuji mnohokrát za nakopnutí! Už jsem myslel, že mám smůlu ale ne, jsem jen blbej :-)
To je krutý podraz s těma diodama :/ V rámci minimalizace HW zásahu mě tedy zatím napadá vsadit před vstupy ULNů nějaké 1N4148, tím by se snad už emitory neměly jak uzemňovat... ?
Andrea
Příspěvky: 9340
Registrován: 07 zář 2007, 00:00

#5 Příspěvek od Andrea »

Lanovec píše:V rámci minimalizace HW zásahu mě tedy zatím napadá vsadit před vstupy ULNů nějaké 1N4148, tím by se snad už emitory neměly jak uzemňovat... ?

Chce to vyzkoušet, zvýší se tím potřebné vstupní napětí pro sepnutí. Pokud máš u toho FPGA nastavené výstupní úrovně LVCMOS, tak tam bude při log1 téměř 3.3V a to by pro sepnutí těch darlingtonů (pro Ic 100mA) mohlo stačit, vyzkoušej a uvidíš. Ale mělo by z toho vzejít poučení, že odpínat integrovaným obvodům zem není čisté a v hodně případech ani funkční řešení :wink:
Uživatelský avatar
Lanovec
Příspěvky: 30
Registrován: 25 srp 2008, 00:00

#6 Příspěvek od Lanovec »

Andrea píše:Ale mělo by z toho vzejít poučení, že odpínat integrovaným obvodům zem není čisté a v hodně případech ani funkční řešení :wink:


Taky, že se mi to moc nelíbilo ale napadlo to jednoho doktoranda, pro kterýho to dělám. Předpokládal jsem, že to má ověřený. Neměl :-)
Ještě jednou díky, už to běhá s těma diodama :-)
Odpovědět

Zpět na „Řešení problémů s různými konstrukcemi“